会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 1. 发明授权
      US5744980A Flexible, high-performance static RAM architecture for field-programmable gate arrays 失效
    • Flexible, high-performance static RAM architecture for field-programmable gate arrays
    • 用于现场可编程门阵列的灵活高性能静态RAM架构
    • US5744980A
    • 1998-04-28
    • US603597
    • 1996-02-16
    • John E. McGowan , William C. Plants , Joel D. Landry , Sinan Kaptanoglu , Warren K. Miller
    • John E. McGowan , William C. Plants , Joel D. Landry , Sinan Kaptanoglu , Warren K. Miller
    • H03K19/177
    • H03K19/1776 , H03K19/17704
    • A field programmable gate array architecture comprises a plurality of horizontal and vertical routing channels each including a plurality of interconnect conductors. Some interconnect conductors are segmented by user-programmable interconnect elements, and some horizontal and vertical interconnect conductors are connectable by user-programmable interconnect elements located at selected intersections between them. An array of rows and columns of logic function modules each having at least one input and one output is superimposed on the routing channels. The inputs and outputs of the logic function modules are connectable to ones of the interconnect conductors in either or both of the horizontal and vertical routing channels. At least one column of random access memory blocks is disposed in the array. Each random access memory block spans a distance of more than one row of the array such that more than one horizontal routing channel passes therethrough and is connectable to adjacent logic function modules on either side thereof. Each of the random access memory blocks has address inputs, control inputs, data inputs, and data outputs. User-programmable interconnect elements are connected between the address inputs, control inputs, data inputs, and data outputs of the random access memory blocks and selected ones of the interconnect conductors in the horizontal routing channels passing therethrough. Programming circuitry is provided for programming selected ones of the user-programmable interconnect conductors to connect the inputs and outputs of the logic function modules to one another and to the address inputs, control inputs, data inputs, and data outputs of the random access memory blocks.
    • 现场可编程门阵列架构包括多个水平和垂直路由通道，每个路由通道包括多个互连导体。 一些互连导体由用户可编程互连元件分段，并且一些水平和垂直互连导体可由位于它们之间的选定交叉处的用户可编程互连元件连接。 每个具有至少一个输入和一个输出的逻辑功能模块的行和列阵列叠加在路由信道上。 逻辑功能模块的输入和输出可连接到水平和垂直路由通道中的一个或两者中的互连导体中的一个。 至少一列随机存取存储器块被布置在阵列中。 每个随机存取存储器块跨越阵列的多于一行的距离，使得多于一个的水平路由信道通过其中并且可连接到其任一侧的相邻逻辑功能模块。 每个随机存取存储块具有地址输入，控制输入，数据输入和数据输出。 用户可编程互连元件连接在随机存取存储器块的地址输入，控制输入，数据输入和数据输出以及通过其中的水平路由通道中的选定的互连导体。 提供了编程电路，用于编程用户可编程互连导体中的所选择的一个以将逻辑功能模块的输入和输出彼此连接，并将随机存取存储器块的地址输入，控制输入，数据输入和数据输出 。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 2. 发明授权
      US5952852A Fast wide decode in an FPGA using probe circuit 失效
    • Fast wide decode in an FPGA using probe circuit
    • 使用探针电路在FPGA中快速解码
    • US5952852A
    • 1999-09-14
    • US887380
    • 1997-07-02
    • John E. McGowan , William C. Plants , Warren K. Miller
    • John E. McGowan , William C. Plants , Warren K. Miller
    • G01R31/3185 , H03K19/177 , H03K19/08
    • G01R31/318519
    • In a first aspect of the present invention, implementing a fast, wide decode in a field programmable gate array by selecting a test probe circuit associated with a column in the array, selecting at least one logic module associated with the test probe circuit, driving the test probe circuit in the at least one logic module by an output of the at least one logic module, and sensing a logic level in the test probe circuit to determine whether a match in the decode at the inputs of the at least one logic module occurred.In a second aspect of the present invention, implementing a fast, wide decode in a field programmable gate array by selecting a plurality of test probe circuits, each associated with a column in the array, selecting at least one logic module associated with each of the test probe circuits, driving the test probe circuit in the at least one logic module by an output of the at least one logic module, and sensing a logic level in the test probe circuit to determine whether a match in the decode at the inputs of the at least one logic module occurred.
    • 在本发明的第一方面，通过选择与阵列中的列相关联的测试探针电路，在现场可编程门阵列中实现快速，宽的解码，选择与测试探针电路相关联的至少一个逻辑模块，驱动 通过所述至少一个逻辑模块的输出在所述至少一个逻辑模块中测试探针电路，并感测所述测试探针电路中的逻辑电平，以确定是否发生在所述至少一个逻辑模块的输入处的解码中的匹配 。 在本发明的第二方面中，通过选择多个测试探针电路来实现现场可编程门阵列中的快速，宽的解码，每个测试探针电路与阵列中的列相关联，选择至少一个逻辑模块 测试探针电路，通过所述至少一个逻辑模块的输出驱动所述至少一个逻辑模块中的所述测试探针电路，并且感测所述测试探针电路中的逻辑电平，以确定在所述至少一个逻辑模块的输入处的解码中是否匹配 发生了至少一个逻辑模块。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号