专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US5717931A Method and apparatus for communicating between master and slave electronic devices where the slave device may be hazardous 失效
标题翻译：主从电子设备之间进行通信的方法和装置，其中从设备可能是危险的
公开(公告)号：US5717931A
公开(公告)日：1998-02-10
申请号：US359969
申请日：1994-12-20
申请人： Adi Sapir , Ilan Pardo , James B. Eifert , Wallace B. Harwood, III , John J. Vaglica , Danny Shterman
发明人： Adi Sapir , Ilan Pardo , James B. Eifert , Wallace B. Harwood, III , John J. Vaglica , Danny Shterman
IPC分类号： G06F9/38 , G06F11/28 , G06F13/16 , G06F9/40
CPC分类号： G06F13/1605
摘要： A master device (11) can access slave devices (12) either speculatively or non-speculatively. The slave devices (12) can be either non-hazardous devices or hazardous devices which exhibit status changes on reading. The master device (11) issues an access request including information as to whether the request is speculative or non-speculative, the slave device (12) then responds to the master device (11) with a negative acknowledgment that access is denied if the access request is speculative and the slave device (12) is hazardous. Otherwise, if the slave device (12) can deal with the request, a positive acknowledgment is sent. If the master device (11) receives a negative acknowledgment, it continues to reissue updated access requests until a positive acknowledgment is received.
摘要翻译：主设备（11）可以以推测或非推测方式访问从设备（12）。从设备（12）可以是非危险设备或在读取时显示状态变化的危险设备。主设备（11）发布包括关于请求是否是推测性的信息的访问请求，从设备（12）随后以否定确认来响应主设备（11），如果访问被拒绝则访问被拒绝请求是推测性的，从设备（12）是危险的。否则，如果从设备（12）可以处理请求，则发送肯定确认。如果主设备（11）接收到否定确认，则继续重新发送更新的接入请求，直到收到肯定确认。

2. 发明授权

US5699516A Method and apparatus for implementing a in-order termination bus protocol within a data processing system 失效
标题翻译：用于在数据处理系统内实现按顺序终端总线协议的方法和装置
公开(公告)号：US5699516A
公开(公告)日：1997-12-16
申请号：US363435
申请日：1994-12-22
申请人： Adi Sapir , James B. Eifert
发明人： Adi Sapir , James B. Eifert
IPC分类号： G06F13/36
CPC分类号： G06F13/36
摘要： A bus protocol is provided for pipelined and/or split transaction buses (18,48) which have in-order data bus termination and which do not require data bus arbitration. The present invention solves the problem of matching the initial address request by a bus master (12, 13, 42) to the corresponding data response from a bus slave (14, 15, 44) when the bus (18, 48) used for master-slave communication is a split-transaction bus and/or a pipelined bus. Each bus master (12, 13, 42) and each bus slave (14, 15, 44) has a counter (30-33, 75-76) which is used to store a current pipe depth value (21, 51) from a central pipe counter (16, 72). A transaction start signal (20, 50) and a transaction end signal (22, 52) are used to selectively increment and decrement the counters (30-33, 75-76).
摘要翻译：为流水线和/或分离事务总线（18,48）提供总线协议，这些总线协议具有按顺序数据总线终止并且不需要数据总线仲裁。本发明解决了当用于主机的总线（18,48）时，总线主机（12,13,42）将初始地址请求与来自总线从机（14,15,44）的相应数据响应匹配的问题 -slave通信是分组交易总线和/或流水线总线。每个总线主控器（12,13,42）和每个总线从机（14,15,44）具有一个计数器（30-33,75-76），用于存储当前管道深度值（21,51）中央管道计数器（16,72）。交易开始信号（20,50）和交易结束信号（22,52）用于选择性地递增和递减计数器（30-33,75-76）。

3. 发明授权

US5727172A Method and apparatus for performing atomic accesses in a data processing system 失效
标题翻译：用于在数据处理系统中执行原子访问的方法和装置
公开(公告)号：US5727172A
公开(公告)日：1998-03-10
申请号：US431943
申请日：1995-05-01
申请人： James B. Eifert , Adi Sapir , Wallace B. Harwood, III
发明人： James B. Eifert , Adi Sapir , Wallace B. Harwood, III
IPC分类号： G06F13/36 , G06F13/40 , G06F13/14
CPC分类号： G06F13/4036 , G06F13/36
摘要： A method and apparatus for performing atomic accesses in a data processing system (10). In one embodiment, a small number of control signals (e.g. 100-102; or 103-104; or 105-108 from FIG. 3 ) are used to provide information regarding the status of reservations between bus masters (e.g. 80), bus interfaces (e.g. 84, 86, and 92), and snoop logic (e.g. 82,88, and 90). Snoop logic (e.g. 40 in FIG. 2) is required if multiple bus masters (12 and 46) are used. The control signals allow atomic accesses to be performed in a multi-master data processing system (10), while minimizing the circuitry required to be built on-board each bus master integrated circuit processor (e.g. 152 in FIG. 3). The result is lower cost processors (152) which can operate in multi-processor systems, but which are optimized for use in single-processor systems.
摘要翻译：一种用于在数据处理系统（10）中执行原子访问的方法和装置。在一个实施例中，使用少量控制信号（例如，图10中的100-102;或103-104;或105-108）来提供关于总线主控（例如80），总线接口（例如84,86和92）和窥探逻辑（例如82,88和90）。如果使用多个总线主机（12和46），则需要侦听逻辑（如图2中的40）。控制信号允许在多主数据处理系统（10）中执行原子访问，同时使需要构建在板上的每个总线主集成电路处理器（例如图3中的152）所需的电路最小化。其结果是可以在多处理器系统中运行的成本较低的处理器（152），但是它们被优化用于单处理器系统。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式