会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 2. 发明授权
      US5909201A Timing control for a matrixed scanned array 失效
    • Timing control for a matrixed scanned array
    • 矩阵扫描阵列的时序控制
    • US5909201A
    • 1999-06-01
    • US865507
    • 1997-05-30
    • Glen Hush , Jake Baker , Tom Voshell
    • Glen Hush , Jake Baker , Tom Voshell
    • G09G3/20 , G09G3/22 , G09G5/12
    • G09G3/22 , G09G3/20 , G09G2300/0408 , G09G2300/0809 , G09G2310/0275 , G09G2310/08 , G09G5/008
    • A matrix display maintains synchronization with an input NTSC composite video signal by combining the functions of a phase locked loop, a column selector, and a row selector. The matrix includes display cells arranged in rows and columns, each display cell enabled for display on receipt of a column pointer signal and a row pointer signal. The column selector includes a shift circuit that shifts a walking-one pattern to assert in turn one column pointer signal at a time for each column in the matrix. An overflow signal from the shift circuit is used for three functions: (1) to reinstate the walking pattern in the column selector, (2) to lock the phase locked loop on the horizontal synchronization pulse of the NTSC signal, (3) to clock the row selector. The row selector includes a shift circuit and walking-one pattern to assert in turn one row pointer signal for each row of the matrix. Vertical synchronization is maintained by recording several samples of the NTSC signal taken after successive horizontal synchronization pulses, and selectively disabling the phase comparator of the phase locked loop. In a preferred embodiment, the matrix display includes field emission display cells arranged with all support circuitry on an integrated circuit substrate. Shift circuits, consisting of low power dynamic shift stages, eliminate conventional counter circuitry saving surface area on the substrate and reducing heat and power consumption.
    • 矩阵显示器通过组合锁相环，列选择器和行选择器的功能来维持与输入NTSC复合视频信号的同步。 矩阵包括排列成行和列的显示单元，每个显示单元在接收到列指针信号和行指针信号时被使能以进行显示。 列选择器包括一个移位电路，该移位电路使步行模式转移为矩阵中每列的一次一个列指针信号。 来自移位电路的溢出信号用于三个功能：（1）恢复列选择器中的步行图案，（2）将锁相环锁定在NTSC信号的水平同步脉冲上，（3）到时钟 行选择器。 行选择器包括移位电路和行走模式，以依次为矩阵的每一行断言一行行指针信号。 通过记录在连续水平同步脉冲之后拍摄的NTSC信号的多个采样来维持垂直同步，并且选择性地禁用锁相环的相位比较器。 在优选实施例中，矩阵显示器包括在集成电路基板上布置有所有支持电路的场致发射显示单元。 由低功率动态移位级组成的移位电路消除了传统的计数器电路，从而节省了衬底上的表面积并降低了热量和功耗。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 3. 发明授权
      US5818365A Serial to parallel conversion with phase locked loop 失效
    • Serial to parallel conversion with phase locked loop
    • 具有锁相环的串并转换
    • US5818365A
    • 1998-10-06
    • US723059
    • 1996-10-01
    • Glen Hush , Jake Baker , Tom Voshell
    • Glen Hush , Jake Baker , Tom Voshell
    • H03L7/08 , H03M9/00 , H04L7/033 , H04L7/04 , H04L7/06 , H04L7/08 , H04N5/12
    • H03M9/00 , H03L7/08 , H04N5/126 , H04L7/033 , H04L7/044 , H04L7/06
    • A serial to parallel conversion circuit uses a dynamic shift register in a phase locked loop for an index to access a parallel holding register. The composite input signal includes serial data to be sampled and a synchronizing signal at an integer factor of the sampling serial data rate. The phase locked loop generates a control signal for sampling the serial data at a multiple of the synchronizing frequency by incorporating a delay between a variable frequency oscillator output and a phase comparator input. The delay element in one embodiment includes a shift register with a walking-one pattern that overflows to the phase comparator. The walking-one pattern is used to identify which position of the holding register should store the next sample of the input signal. The shift register is self-initialized by a logic combination of all shift register outputs. Power dissipation by the serial to parallel conversion circuit is minimal because only one 7-transistor shift register cell draws current at a time.
    • 串行到并行转换电路在锁相环中使用动态移位寄存器用于访问并行保持寄存器的索引。 复合输入信号包括要采样的串行数据和采样串行数据速率的整数因子的同步信号。 锁相环产生一个控制信号，用于通过结合可变频率振荡器输出和相位比较器输入之间的延迟以同步频率的倍数对串行数据进行采样。 一个实施例中的延迟元件包括移位寄存器，其具有溢出到相位比较器的步行模式。 步行模式用于识别保持寄存器的哪个位置应存储输入信号的下一个采样。 移位寄存器由所有移位寄存器输出的逻辑组合进行自初始化。 串并转换电路的功耗最小，因为只有一个7晶体管移位寄存器单元一次抽出电流。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 4. 发明授权
      US5638085A Timing control for a matrixed scanned array 失效
    • Timing control for a matrixed scanned array
    • 矩阵扫描阵列的时序控制
    • US5638085A
    • 1997-06-10
    • US372413
    • 1995-01-13
    • Glen Hush , Jake Baker , Tom Voshell
    • Glen Hush , Jake Baker , Tom Voshell
    • G09G3/20 , G09G3/22 , G09G5/12 , G09G3/00
    • G09G3/22 , G09G3/20 , G09G2300/0408 , G09G2300/0809 , G09G2310/0275 , G09G2310/08 , G09G5/008
    • A matrix display maintains synchronization with an input NTSC composite video signal by combining the functions of a phase locked loop, a column selector, and a row selector. The matrix includes display cells arranged in rows and columns, each display cell enabled for display on receipt of a column pointer signal and a row pointer signal. The column selector includes a shift circuit that shifts a walking-one pattern to assert in turn one column pointer signal at a time for each column in the matrix. An overflow signal from the shift circuit is used for three functions: (1) to reinstate the walking pattern in the column selector, (2) to lock the phase locked loop on the horizontal synchronization pulse of the NTSC signal, (3) to clock the row selector. The row selector includes a shift circuit and walking-one pattern to assert in turn one row pointer signal for each row of the matrix. Vertical synchronization is maintained by recording several samples of the NTSC signal taken after successive horizontal synchronization pulses, and selectively disabling the phase comparator of the phase locked loop. In a preferred embodiment, the matrix display includes field emission display cells arranged with all support circuitry on an integrated circuit substrate. Shift circuits, consisting of low power dynamic shift stages, eliminate conventional counter circuitry saving surface area on the substrate and reducing heat and power consumption.
    • 矩阵显示器通过组合锁相环，列选择器和行选择器的功能来维持与输入NTSC复合视频信号的同步。 矩阵包括排列成行和列的显示单元，每个显示单元在接收到列指针信号和行指针信号时被使能以进行显示。 列选择器包括一个移位电路，该移位电路使步行模式转移为矩阵中每列的一次一个列指针信号。 来自移位电路的溢出信号用于三个功能：（1）恢复列选择器中的步行图案，（2）将锁相环锁定在NTSC信号的水平同步脉冲上，（3）到时钟 行选择器。 行选择器包括移位电路和行走模式，以依次为矩阵的每一行断言一行行指针信号。 通过记录在连续水平同步脉冲之后拍摄的NTSC信号的多个采样来维持垂直同步，并且选择性地禁用锁相环的相位比较器。 在优选实施例中，矩阵显示器包括在集成电路基板上布置有所有支持电路的场致发射显示单元。 由低功率动态移位级组成的移位电路消除了传统的计数器电路，从而节省了衬底上的表面积并降低了热量和功耗。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 5. 发明授权
      US5598156A Serial to parallel conversion with phase locked loop 失效
    • Serial to parallel conversion with phase locked loop
    • 具有锁相环的串并转换
    • US5598156A
    • 1997-01-28
    • US372412
    • 1995-01-13
    • Glen Hush , Jake Baker , Tom Voshell
    • Glen Hush , Jake Baker , Tom Voshell
    • H03L7/08 , H03M9/00 , H04L7/033 , H04L7/04 , H04L7/06 , H04L7/08 , H04N5/12
    • H03M9/00 , H03L7/08 , H04N5/126 , H04L7/033 , H04L7/044 , H04L7/06
    • A serial to parallel conversion circuit uses a dynamic shift register in a phase locked loop for an index to access a parallel holding register. The composite input signal includes serial data to be sampled and a synchronizing signal at an integer factor of the sampling serial data rate. The phase locked loop generates a control signal for sampling the serial data at a multiple of the synchronizing frequency by incorporating a delay between a variable frequency oscillator output and a phase comparator input. The delay element in one embodiment includes a shift register with a walking-one pattern that overflows to the phase comparator. The walking-one pattern is used to identify which position of the holding register should store the next sample of the input signal. The shift register is self-initialized by a logic combination of all shift register outputs. Power dissipation by the serial to parallel conversion circuit is minimal because only one 7-transistor shift register cell draws current at a time.
    • 串行到并行转换电路在锁相环中使用动态移位寄存器用于访问并行保持寄存器的索引。 复合输入信号包括要采样的串行数据和采样串行数据速率的整数因子的同步信号。 锁相环产生一个控制信号，用于通过结合可变频率振荡器输出和相位比较器输入之间的延迟以同步频率的倍数对串行数据进行采样。 一个实施例中的延迟元件包括移位寄存器，其具有溢出到相位比较器的步行模式。 步行模式用于识别保持寄存器的哪个位置应存储输入信号的下一个采样。 移位寄存器由所有移位寄存器输出的逻辑组合进行自初始化。 串并转换电路的功耗最小，因为只有一个7晶体管移位寄存器单元一次抽出电流。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号