专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW201643443A 用於無漣波交流電功率判定之系統及方法审中-公开
简体标题：用于无涟波交流电功率判定之系统及方法
公开(公告)号：TW201643443A
公开(公告)日：2016-12-16
申请号：TW105109517
申请日：2016-03-25
申请人：微晶片科技公司 , MICROCHIP TECHNOLOGY INCORPORATED
发明人：貴葵安普娃克斯文森 , QUIQUEMPOIX, VINCENT , 布魯曼麥克 , BRUMANN, MICHAEL
IPC分类号： G01R21/133
CPC分类号： G01R21/003 , G01R21/06 , G01R21/1331 , G01R23/165 , H03L7/099 , H03M1/1245 , H03M1/36
摘要：本發明提供一種功率計量電路，該功率計量電路包含：一電流輸入路徑，其用於在一第一類比至數位轉換器處接收一類比電流輸入；一電壓輸入路徑，其用於在一第二類比至數位轉換器處接收一類比電壓輸入；一乘法器，其經組態以將該電流輸入路徑之一輸出及該電壓輸入路徑之一輸出相乘；一陷波濾波器，其經組態以接收該乘法器之一輸出，該陷波濾波器具有基於一線頻率之一阻帶；及一控制電路，其用於將該第一類比至數位轉換器及該第二類比至數位轉換器之一取樣頻率設定至該線頻率之倍數。
简体摘要：本发明提供一种功率计量电路，该功率计量电路包含：一电流输入路径，其用于在一第一模拟至数码转换器处接收一模拟电流输入；一电压输入路径，其用于在一第二模拟至数码转换器处接收一模拟电压输入；一乘法器，其经组态以将该电流输入路径之一输出及该电压输入路径之一输出相乘；一陷波滤波器，其经组态以接收该乘法器之一输出，该陷波滤波器具有基于一线频率之一阻带；及一控制电路，其用于将该第一模拟至数码转换器及该第二模拟至数码转换器之一采样频率设置至该线频率之倍数。

2. 发明专利

TW200404410A 類比至數位轉換器電路及電流供應電路 A/D CONVERTER CIRCUIT AND CURRENT SUPPLY CIRCUIT 失效
简体标题：模拟至数码转换器电路及电流供应电路 A/D CONVERTER CIRCUIT AND CURRENT SUPPLY CIRCUIT
公开(公告)号：TW200404410A
公开(公告)日：2004-03-16
申请号：TW092109774
申请日：2003-04-25
申请人：富士通股份有限公司 FUJITSU LIMITED
发明人：鈴木久雄 HISAO SUZUKI , 伊藤正吾 ITOH SHOGO
IPC分类号： H03M
CPC分类号： H03M1/0604 , H03M1/002 , H03M1/36
摘要：本發明係用以提供一種類比對數位(A／D)轉換器電路，藉由使用時鐘信號、依據於預定時間經過後輸入之類比電壓，其可適當地選擇欲操作之比較器及欲休息之比較器，並具有較小之消耗功率。藉由使用截波器型比較器1至7，並聯型A／D比較器電路200可於藉由時鐘信號CLK所劃分之預定期間之間隔，將類比電壓VIN轉換為數位值DOUT。比較器1至7可個別地藉由第一及第二設定信號CONT1A等設定為操作狀態及休息狀態中之任一者。比較器控制電路區段211可實施邏輯處理於先前轉換之比較器輸出OUT1至OUT7以產生第一及第二設定信號CONT1A等，並將某些比較器變為操作狀態且將剩餘比較器保持為休息狀態。
简体摘要：本发明系用以提供一种模拟对数码(A／D)转换器电路，借由使用时钟信号、依据于预定时间经过后输入之模拟电压，其可适当地选择欲操作之比较器及欲休息之比较器，并具有较小之消耗功率。借由使用截波器型比较器1至7，并联型A／D比较器电路200可于借由时钟信号CLK所划分之预定期间之间隔，将模拟电压VIN转换为数码值DOUT。比较器1至7可个别地借由第一及第二设置信号CONT1A等设置为操作状态及休息状态中之任一者。比较器控制电路区段211可实施逻辑处理于先前转换之比较器输出OUT1至OUT7以产生第一及第二设置信号CONT1A等，并将某些比较器变为操作状态且将剩余比较器保持为休息状态。

3. 发明专利

TW578375B 氣泡除錯電路有权
简体标题：气泡调试电路
公开(公告)号：TW578375B
公开(公告)日：2004-03-01
申请号：TW090107333
申请日：2001-03-28
申请人：瑞昱半導體股份有限公司 REALTEK SEMICONDUCTOR CORP.
发明人：李朝政 , 邱寶成
IPC分类号： H03M , H03K
CPC分类号： H03M13/43 , H03M1/08 , H03M1/0809 , H03M1/36
摘要：一種氣泡除錯電路，接收複數個溫度計碼加以氣泡除錯，包括至少一個氣泡除錯單元，其中任一氣泡除錯單元自該複數個溫度計碼中選取相鄰的2m+1個溫度計碼，其中m為自然數，判斷此2m+1個溫度計碼所出現之狀態為多數者，並根據所出現之多數狀態輸出一判別碼。
简体摘要：一种气泡调试电路，接收复数个温度计码加以气泡调试，包括至少一个气泡调试单元，其中任一气泡调试单元自该复数个温度计码中选取相邻的2m+1个温度计码，其中m为自然数，判断此2m+1个温度计码所出现之状态为多数者，并根据所出现之多数状态输出一判别码。

4. 发明专利

TW453042B 低電壓差動輸入之類比至數位轉換器失效
简体标题：低电压差动输入之模拟至数码转换器
公开(公告)号：TW453042B
公开(公告)日：2001-09-01
申请号：TW089119909
申请日：2000-09-26
申请人：矽統科技股份有限公司
发明人：劉鴻志 , 沈威辰
IPC分类号： H03M
CPC分类号： H03M1/36 , H03M1/0646 , H03M1/0682
摘要：本發明提供一種低電壓差動輸入之類比至數位轉換器。該轉換器包含產生前級輸出信號之複數個差動輸入單元的輸入級單元、接收輸入級單元之前級輸出信號之後級處理單元、以及接收後級處理單元之後級輸出信號的解碼輸出單元，其中每個差動輸入單元包含第一與第二差動放大器、一偏壓阻抗以及均值阻抗網路。第一差動放大器係具有兩個源極相連接之電晶體，該等電晶體之汲極分別連接於第一與第二輸出端，且閘極分別連接於第一輸入信號與一參考電壓網路，而源極經由電流源接至低工作電壓;而第二差動放大器係具有兩個源極相連接之電晶體，該等電晶體之汲極分別連接於第一與第二輸出端，且閘極分別連接於第二輸入信號與參考電壓網路，而源極經由電流源接至低工作電壓。偏壓阻抗之一端連接於高工作電壓，而另一端分別經由負載阻抗接於第一與第二輸出端，以調整第一與第二輸出端之輸出電壓;以及該阻抗網路係包含連接第二輸出端與相鄰之差動輸入單元的第一輸出端之阻抗，以及連接偏壓阻抗另一端與相鄰之差動輸入單元的偏壓阻抗另一端之阻抗。
简体摘要：本发明提供一种低电压差动输入之模拟至数码转换器。该转换器包含产生前级输出信号之复数个差动输入单元的输入级单元、接收输入级单元之前级输出信号之后级处理单元、以及接收后级处理单元之后级输出信号的译码输出单元，其中每个差动输入单元包含第一与第二差动放大器、一偏压阻抗以及均值阻抗网络。第一差动放大器系具有两个源极相连接之晶体管，该等晶体管之汲极分别连接于第一与第二输出端，且闸极分别连接于第一输入信号与一参考电压网络，而源极经由电流源接至低工作电压;而第二差动放大器系具有两个源极相连接之晶体管，该等晶体管之汲极分别连接于第一与第二输出端，且闸极分别连接于第二输入信号与参考电压网络，而源极经由电流源接至低工作电压。偏压阻抗之一端连接于高工作电压，而另一端分别经由负载阻抗接于第一与第二输出端，以调整第一与第二输出端之输出电压;以及该阻抗网络系包含连接第二输出端与相邻之差动输入单元的第一输出端之阻抗，以及连接偏压阻抗另一端与相邻之差动输入单元的偏压阻抗另一端之阻抗。

5. 发明专利

TWI506961B 兩階段式子區間ＡＤＣ架構有权
简体标题：两阶段式子区间ＡＤＣ架构
公开(公告)号：TWI506961B
公开(公告)日：2015-11-01
申请号：TW099101532
申请日：2010-01-20
申请人：邁威爾世界貿易有限公司 , MARVELL WORLD TRADE LTD.
发明人：鄔肯尼士泰新 , OO, KENNETH THET ZIN , 魯皮爾堤 , ROO, PIERTE , 劉雄 , LIU, XIONG
IPC分类号： H03M1/10
CPC分类号： H03M1/14 , H03M1/06 , H03M1/1014 , H03M1/124 , H03M1/167 , H03M1/36

6. 发明专利

TW200952348A 類比至數位轉換裝置與類比至數位轉換級 ANOLOG-TO-DIGITAL CONVERSION DEVICE AND ANOLOG-TO-DIGITAL CONVERSION STAGE 失效
简体标题：模拟至数码转换设备与模拟至数码转换级 ANOLOG-TO-DIGITAL CONVERSION DEVICE AND ANOLOG-TO-DIGITAL CONVERSION STAGE
公开(公告)号：TW200952348A
公开(公告)日：2009-12-16
申请号：TW098113441
申请日：2009-04-23
申请人：聯發科技股份有限公司
发明人：凃維軒 , 康宗弘
IPC分类号： H03M
CPC分类号： H03M1/1215 , H03M1/168 , H03M1/36
摘要：一種類比至數位轉換裝置與類比至數位轉換級。其中，ADC裝置用於將類比輸入資料數位化，包含：第一ADC轉換級，接收類比輸入資料，第一ADC轉換級包含：第一預放大單元，放大類比輸入資料，輸出第一放大資料；第一與第二鎖存單元，分別由第一與第二鎖存時脈信號使能以鎖存第一放大資料並分別產生第一與第二鎖存資料，在第一與第二鎖存單元分別被使能的時間點間，重置第一預放大單元；第一轉換單元，接收類比輸入資料、第一及第二鎖存資料，據此產生第一類比輸出資料。藉此，本發明能減少回衝雜訊的發生，以較小的區域進行運作、節省電力消耗。
简体摘要：一种模拟至数码转换设备与模拟至数码转换级。其中，ADC设备用于将模拟输入数据数码化，包含：第一ADC转换级，接收模拟输入数据，第一ADC转换级包含：第一预放大单元，放大模拟输入数据，输出第一放大数据；第一与第二锁存单元，分别由第一与第二锁存时脉信号使能以锁存第一放大数据并分别产生第一与第二锁存数据，在第一与第二锁存单元分别被使能的时间点间，重置第一预放大单元；第一转换单元，接收模拟输入数据、第一及第二锁存数据，据此产生第一模拟输出数据。借此，本发明能减少回冲噪声的发生，以较小的区域进行运作、节省电力消耗。

7. 发明专利

TW306096B 類比至數位轉換器比較器的參考設置失效
简体标题：模拟至数码转换器比较器的参考设置
公开(公告)号：TW306096B
公开(公告)日：1997-05-21
申请号：TW084111399
申请日：1995-10-28
申请人：湯瑪斯消費者電子公司
发明人：馬克.法蘭西斯.魯莫瑞奇
IPC分类号： H03M
CPC分类号： H03M1/36
摘要：在一種類比至數位轉換器中之一電路以減低所需電阻器之總數以提供許多比較器之參考電壓。在該電路中，具有第一及第二終端之電壓源耦合至單元電阻串，該電阻具有第一及第二末端及許多在末端間之抽頭。第一有源裝置有一輸入耦合至電壓源之第一終端，及一輸出耦合至單元電阻串之第一末端。第二有源裝置有一輸入耦合至電壓源之第二終端及一輸出耦合至單元電阻串之第二末端。
简体摘要：在一种模拟至数码转换器中之一电路以减低所需电阻器之总数以提供许多比较器之参考电压。在该电路中，具有第一及第二终端之电压源耦合至单元电阻串，该电阻具有第一及第二末端及许多在末端间之抽头。第一有源设备有一输入耦合至电压源之第一终端，及一输出耦合至单元电阻串之第一末端。第二有源设备有一输入耦合至电压源之第二终端及一输出耦合至单元电阻串之第二末端。

8. 发明专利

TW201530551A 取樣具有多個通道的輸入級审中-公开
简体标题：采样具有多个信道的输入级
公开(公告)号：TW201530551A
公开(公告)日：2015-08-01
申请号：TW103131039
申请日：2014-09-09
申请人：微晶片科技公司 , MICROCHIP TECHNOLOGY INCORPORATED
发明人：梅臣丹尼爾R , MEACHAM, DANIEL R. , 帕尼加達安德烈婭 , PANIGADA, ANDREA , 奚大衛 , SHIH, DAVID
IPC分类号： G11C27/02 , H03M1/06 , H03M1/12
CPC分类号： H03M1/08 , G11C27/02 , G11C27/024 , H03M1/066 , H03M1/1033 , H03M1/12 , H03M1/1205 , H03M1/122 , H03M1/1225 , H03M1/167 , H03M1/36
摘要：本發明揭示一種具有m個差分輸入通道之類比輸入級，其中m>1。該類比輸入級經組態以選擇該m個差分輸入通道之一者且提供一輸出信號。該類比輸入級具有n個相同選擇單元，各選擇單元具有m個差分通道輸入及一個差分輸出，其中n為至少2m-1。各選擇單元可操作以透過各自差分多工器單元耦合至該等差分輸入通道之任何一者，其中該等多工器單元經驅動以選擇該等差分輸入通道之一者且透過一蝶形開關單元耦合該選擇單元之該選定差分通道輸入與該差分輸出。組合該n個選擇單元之該等差分輸出信號，藉此藉由消除而移除來自除一選定通道以外之通道之不良串擾。
简体摘要：本发明揭示一种具有m个差分输入信道之模拟输入级，其中m>1。该模拟输入级经组态以选择该m个差分输入信道之一者且提供一输出信号。该模拟输入级具有n个相同选择单元，各选择单元具有m个差分信道输入及一个差分输出，其中n为至少2m-1。各选择单元可操作以透过各自差分多任务器单元耦合至该等差分输入信道之任何一者，其中该等多任务器单元经驱动以选择该等差分输入信道之一者且透过一蝶形开关单元耦合该选择单元之该选定差分信道输入与该差分输出。组合该n个选择单元之该等差分输出信号，借此借由消除而移除来自除一选定信道以外之信道之不良串扰。

9. 发明专利

TW201115927A 兩階段式子區間ＡＤＣ架構 TWO-STEP SUBRANGING ADC ARCHITECTURE 审中-公开
简体标题：两阶段式子区间ＡＤＣ架构 TWO-STEP SUBRANGING ADC ARCHITECTURE
公开(公告)号：TW201115927A
公开(公告)日：2011-05-01
申请号：TW099101532
申请日：2010-01-20
申请人：邁威爾世界貿易有限公司
发明人：鄔肯尼士泰新 , 魯皮爾堤 , 劉雄
IPC分类号： H03M
CPC分类号： H03M1/14 , H03M1/06 , H03M1/1014 , H03M1/124 , H03M1/167 , H03M1/36
摘要：第一以及第二追蹤與保持階追蹤以及儲存類比輸入訊號之樣本的輸入電壓。粗略參考梯提供複數個粗略參考。在一實施例中,粗略參考梯包括第一粗略參考以及第二粗略參考梯。粗略ADC執行輸入電壓與複數個粗略參考的第一比較,以及基於第一比較輸出粗略輸出。開關矩陣包括複數個開關,且被配置以基於粗略輸出關閉相應於粗略參考的開關。精細參考梯提供複數個精細參考。精細ADC執行輸入電壓與複數個精細參考的第二比較,以及基於第二比較輸出精細輸出。邏輯基於粗略輸出以及精細輸出輸出該類比輸入訊號之樣本的數位輸出。
简体摘要：第一以及第二追踪与保持阶追踪以及存储模拟输入信号之样本的输入电压。粗略参考梯提供复数个粗略参考。在一实施例中,粗略参考梯包括第一粗略参考以及第二粗略参考梯。粗略ADC运行输入电压与复数个粗略参考的第一比较,以及基于第一比较输出粗略输出。开关矩阵包括复数个开关,且被配置以基于粗略输出关闭相应于粗略参考的开关。精细参考梯提供复数个精细参考。精细ADC运行输入电压与复数个精细参考的第二比较,以及基于第二比较输出精细输出。逻辑基于粗略输出以及精细输出输出该模拟输入信号之样本的数码输出。

10. 发明专利

TW299530B 用於產生重置信號之積體電路失效
简体标题：用于产生重置信号之集成电路
公开(公告)号：TW299530B
公开(公告)日：1997-03-01
申请号：TW082108121
申请日：1993-10-02
申请人：西門斯股份有限公司
发明人：魯道夫華特
IPC分类号： H03K
CPC分类号： G06F1/24 , H03K17/223 , H03M1/36
摘要：用以產生重置信號之一種積體電路，其包含一電路部份具兩第一電晶體串接在第一和第二供電位端之間而且分別各為第一和第二互補通道型之其中一型。作為分壓器電路之串接網路，連接在第一和第二供電位端之間。串接網路包含至少兩第二電晶體，其各分別為互補通道型之其中一型並且至少一個組件在操作中具電壓降。第一通道型電晶體之源極連接至第一供電位端。第二通道型電晶體之源極連接至第二供電位端，兩第一電晶體之汲極形成第一電路節點並於操作中在此產生一重置信號。第二通道型第二電晶體之閘極連接至處二電路節點。第一通道型之第一和第二電晶體之閘極二者皆連接至串接網路之第一通道型之第二電得體之汲極，以形成第二電路節點。第二通道型第一電晶體之閘極連接至第二電路節點。
简体摘要：用以产生重置信号之一种集成电路，其包含一电路部份具两第一晶体管串接在第一和第二供电位端之间而且分别各为第一和第二互补信道型之其中一型。作为分压器电路之串接网络，连接在第一和第二供电位端之间。串接网络包含至少两第二晶体管，其各分别为互补信道型之其中一型并且至少一个组件在操作中具电压降。第一信道型晶体管之源极连接至第一供电位端。第二信道型晶体管之源极连接至第二供电位端，两第一晶体管之汲极形成第一电路节点并于操作中在此产生一重置信号。第二信道型第二晶体管之闸极连接至处二电路节点。第一信道型之第一和第二晶体管之闸极二者皆连接至串接网络之第一信道型之第二电得体之汲极，以形成第二电路节点。第二信道型第一晶体管之闸极连接至第二电路节点。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式