专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI500063B 包含電阻及熔線元件之電路保護裝置有权
简体标题：包含电阻及熔线组件之电路保护设备
公开(公告)号：TWI500063B
公开(公告)日：2015-09-11
申请号：TW098113024
申请日：2009-04-20
申请人：李特爾佛斯公司 , LITTELFUSE, INC.
发明人：惠特尼史蒂芬 , WHITNEY, STEPHEN J.
IPC分类号： H01H85/04
CPC分类号： H01H85/0241 , H01H85/0052 , H01L23/62 , H01L2924/0002 , H01L2924/00

2. 发明专利

TWI474448B 用於矽通孔之靜電放電／天線二極體有权
简体标题：用于硅通孔之静电放电／天线二极管
公开(公告)号：TWI474448B
公开(公告)日：2015-02-21
申请号：TW099136137
申请日：2010-10-22
申请人：希諾皮斯股份有限公司 , SYNOPSYS, INC.
发明人：蘇清 , SU, QING , 倪敏 , NI, MIN , 唐宗武 , TANG, ZONGWU , 卡瓦傑米爾 , KAWA, JAMIL , 史普奇詹姆士 , SPROCH, JAMES D.
IPC分类号： H01L23/48 , H01L27/02 , H01L21/336
CPC分类号： G06F17/5068 , H01L23/481 , H01L23/60 , H01L23/62 , H01L27/0207 , H01L27/0255 , H01L2225/06541 , H01L2924/0002 , H01L2924/00012 , H01L2924/00

3. 发明专利

TWI470755B 佈線板及其製造方法，及具有佈線板之半導體裝置有权
简体标题：布线板及其制造方法，及具有布线板之半导体设备
公开(公告)号：TWI470755B
公开(公告)日：2015-01-21
申请号：TW097137687
申请日：2008-10-01
申请人：新光電氣工業股份有限公司 , SHINKO ELECTRIC INDUSTRIES CO., LTD.
发明人：村山啟 , KEI MURAYAMA , 中島伸二 , SHINJI NAKAJIMA
IPC分类号： H01L23/485 , H01L23/525
CPC分类号： H01L23/585 , H01L23/481 , H01L23/60 , H01L23/62 , H01L25/16 , H01L2224/16225 , H01L2225/06527

4. 发明专利

TW201415795A 閂鎖檢測审中-公开
简体标题：闩锁检测
公开(公告)号：TW201415795A
公开(公告)日：2014-04-16
申请号：TW102103898
申请日：2013-02-01
申请人：格羅方德半導體私人有限公司 , GLOBALFOUNDRIES SINGAPORE PTE. LTD.
发明人：賴大偉 , LAI, DA WEI , 納塔拉吉瑪哈戴瓦艾爾 , NATARAJAN, MAHADEVA IYER
IPC分类号： H03K17/08
CPC分类号： H03K17/082 , H01L23/62 , H01L27/0921 , H01L2924/0002 , H01L2924/00
摘要：本發明揭示一種裝置。該裝置包含耦合至該裝置的第一及第二電源軌的第一電路。該第一電路在閂鎖狀態存在下經受閂鎖事件。該閂鎖事件包括建立於該第一及該第二電源軌之間的低電阻路徑。該裝置也包含耦合至該第一電路的閂鎖感測(LUS)電路。該LUS電路經組態成接收來自該第一電路的LUS輸入訊號以及產生至該第一電路的LUS輸出訊號。在該輸入訊號為指示閂鎖狀態存在的有效閂鎖訊號時，該LUS電路產生於該低電阻路徑中建立中斷的有效LUS輸出訊號，以終止該閂鎖事件。
简体摘要：本发明揭示一种设备。该设备包含耦合至该设备的第一及第二电源轨的第一电路。该第一电路在闩锁状态存在下经受闩锁事件。该闩锁事件包括创建于该第一及该第二电源轨之间的低电阻路径。该设备也包含耦合至该第一电路的闩锁传感(LUS)电路。该LUS电路经组态成接收来自该第一电路的LUS输入信号以及产生至该第一电路的LUS输出信号。在该输入信号为指示闩锁状态存在的有效闩锁信号时，该LUS电路产生于该低电阻路径中创建中断的有效LUS输出信号，以终止该闩锁事件。

5. 发明专利

TWI408777B 半導體裝置及電子熔線電阻之增加方法有权
简体标题：半导体设备及电子熔线电阻之增加方法
公开(公告)号：TWI408777B
公开(公告)日：2013-09-11
申请号：TW095146735
申请日：2006-12-13
申请人：瑞薩電子股份有限公司 , RENESAS ELECTRONICS CORPORATION
发明人：岩本猛 , TAKESHI IWAMOTO , 河野和史 , KAZUSHI KONO , 荒川政司 , ARAKAWA, MASASHI , 米津俊明 , TOSHIAKI YONEZU , 大林茂樹 , SHIGEKI OBAYASHI
IPC分类号： H01L21/82
CPC分类号： H01L23/5256 , H01H85/041 , H01L23/5227 , H01L23/525 , H01L23/528 , H01L23/5283 , H01L23/53228 , H01L23/53238 , H01L23/5329 , H01L23/62 , H01L2924/0002 , H01L2924/00

6. 发明专利

TWI395315B 在超高壓元件的高壓路徑上提供ＥＳＤ保護的結構有权
简体标题：在超高压组件的高压路径上提供ＥＳＤ保护的结构
公开(公告)号：TWI395315B
公开(公告)日：2013-05-01
申请号：TW099113056
申请日：2010-04-26
申请人：立錡科技股份有限公司 , RICHTEK TECHNOLOGY CORP
发明人：李建興 , LEE, JIAN HSING
IPC分类号： H01L23/60
CPC分类号： H01L23/5256 , H01L23/62 , H01L27/0288 , H01L29/0847 , H01L29/41758 , H01L29/7835 , H01L2924/0002 , H01L2924/3011 , H01L2924/00

7. 发明专利

TW201030938A 基於平面裝置的用於電源轉換器的共同封裝手段、結構和方法 CO-PACKAGING APPROACH FOR POWER CONVERTERS BASED ON PLANAR DEVICES, STRUCTURE AND METHOD 审中-公开
简体标题：基于平面设备的用于电源转换器的共同封装手段、结构和方法 CO-PACKAGING APPROACH FOR POWER CONVERTERS BASED ON PLANAR DEVICES, STRUCTURE AND METHOD
公开(公告)号：TW201030938A
公开(公告)日：2010-08-16
申请号：TW098143097
申请日：2009-12-16
申请人：英特希爾美國公司
发明人：賀伯特法蘭寇斯
IPC分类号： H01L
CPC分类号： H01L27/088 , H01L21/26513 , H01L21/823437 , H01L21/823487 , H01L23/535 , H01L23/62 , H01L29/0619 , H01L29/0692 , H01L29/0696 , H01L29/1083 , H01L29/1095 , H01L29/402 , H01L29/4175 , H01L29/41766 , H01L29/41775 , H01L29/456 , H01L29/66659 , H01L29/66681 , H01L29/66696 , H01L29/66712 , H01L29/66734 , H01L29/7802 , H01L29/7806 , H01L29/7811 , H01L29/7813 , H01L29/7816 , H01L29/7835 , H01L2224/48137 , H01L2224/48247 , H01L2224/49171 , H01L2924/12032 , H01L2924/1305 , H01L2924/13055 , H01L2924/13062 , H01L2924/13091 , H01L2924/1461 , H01L2924/30107 , H01L2924/3025 , H02M7/003 , H01L2924/00
摘要：一種電壓轉換器係包含一個具有可形成在單一晶粒(“功率晶粒")上之一個高側的元件以及一個低側的元件之輸出電路。該高側的元件可包含一個橫向擴散的金屬氧化物半導體(LDMOS),而該低側的元件可包含一個平面垂直擴散的金屬氧化物半導體(VDMOS)。該電壓轉換器可進一步包含在一個不同的晶粒上之一個控制器電路,其可電耦接至該功率晶粒並且與該功率晶粒共同封裝。
简体摘要：一种电压转换器系包含一个具有可形成在单一晶粒(“功率晶粒")上之一个高侧的组件以及一个低侧的组件之输出电路。该高侧的组件可包含一个横向扩散的金属氧化物半导体(LDMOS),而该低侧的组件可包含一个平面垂直扩散的金属氧化物半导体(VDMOS)。该电压转换器可进一步包含在一个不同的晶粒上之一个控制器电路,其可电耦接至该功率晶粒并且与该功率晶粒共同封装。

8. 发明专利

TWI319230B 用於晶片靜電放電防護之高速觸發矽控整流元件 INITIAL-ON SCR DEVICE FOR ON-CHIP ESD PROTECTION 有权
简体标题：用于芯片静电放电防护之高速触发硅控整流组件 INITIAL-ON SCR DEVICE FOR ON-CHIP ESD PROTECTION
公开(公告)号：TWI319230B
公开(公告)日：2010-01-01
申请号：TW095111817
申请日：2006-04-03
申请人：財團法人工業技術研究院
发明人：柯明道 , 陳世宏 , 林昆賢
IPC分类号： H01L
CPC分类号： H01L23/62 , H01L27/0262 , H01L2924/0002 , H01L2924/00
摘要：本發明提供一種用於靜電放電(ESD)防護的半導體元件，其包括：一矽控整流器(SCR)，該矽控整流器包括一半導體基體、一形成於該基體中的第一井、一形成於該基體中的第二井、一形成於該第一井中以用作一陽極的第一p型區域以及一部份形成於該第二井中以用作一陰極之第一n型區域；一形成於該第一井中的p型金屬氧化物半導體(PMOS)電晶體，其包括一閘極、一第一擴散區域及一與該第一擴散區域分開的第二擴散區域；一形成於該第一井中並電連接至該PMOS電晶體之該第一擴散區域的第二n型區域，以及一形成於該基體中並電連接至該PMOS電晶體之該第二擴散區域的第二p型區域。 A semiconductor device for electrostatic discharge (ESD) protection comprises a silicon controlled rectifier (SCR) including a semiconductor substrate, a first well formed in the substrate, a second well formed in the substrate, a first p－type region formed in the first well to serve as an anode, and a first n－type region partially formed in the second well to serve as a cathode, a p－type metal－oxide－semiconductor (PMOS) transistor formed in the first well including a gate, a first diffused region and a second diffused region separated apart from the first diffused region, a second n－type region formed in the first well electrically connected to the first diffused region of the PMOS transistor, and a second p－type region formed in the substrate electrically connected to the second diffused region of the PMOS transistor. 【創作特點】本發明係關於可解決因先前技術之限制與缺點所導致之一或多個問題的PMOS觸發式矽控整流元件及方法。
根據本發明之一具體實施例，提供一種用於靜電放電(ESD)防護的半導體元件，其包括：一矽控整流器(SCR)，該矽控整流器包括一半導體基體、一形成於該基體中的第一井、一形成於該基體中的第二井、一形成於該第一井中以用作一陽極的第一p型區域以及一部份形成於該第二井中以用作一陰極之第一n型區域；一形成於該第一井中的p型金屬氧化物半導體(PMOS)電晶體，其包括一閘極、一第一擴散區域及一與該第一擴散區域分開的第二擴散區域；一形成於該第一井中並電連接至該PMOS電晶體之該第一擴散區域的第二n型區域；以及一形成於該基體中並電連接至該PMOS電晶體之該第二擴散區域的第二p型區域。
而且，根據本發明，提供一種用於靜電放電(ESD)防護的半導體元件，其包括一半導體基體；一形成於該基體中的n型井；一形成於該n型井中的p型金屬氧化物半導體(PMOS)電晶體，其包括一閘極、一第一擴散區域以及一與該第一擴散區域分開的第二擴散區域；一形成於該n型井中並電連接至該PMOS電晶體之該第一擴散區域的n型區域，以及一形成於該基體中並電連接至該PMOS電晶體之該第二擴散區域之p型區域，其中在一靜電放電事件發生之前，該PMOS電晶體之該閘極係保持於一參考電壓位凖，以將該PMOS電晶體保持於一開啟狀態。
進一步根據本發明，提供一種用於靜電放電(ESD)防護之半導體元件，其包括：一矽控整流器(SCR)，該矽控整流器包括一半導體基體以及一形成於該基體中的井；一形成於該井中的p型金屬氧化物半導體(PMOS)電晶體，其包括一閘極；以及一電連接至該PMOS電晶體之該閘極的偵測電路，其用於在一靜電放電事件發生之前將該PMOS電晶體保持於一開啟狀態。
而且，根據本發明，提供一種用於提供靜電放電(ESD)防護的方法，其包括提供一矽控整流器(SCR)，該矽控整流器包括一半導體基體及一形成於該基體中的井；提供一形成於該矽控整流器之該井中的p型金屬氧化物半導體(PMOS)電晶體，其包括一閘極、一第一擴散區域以及一與該第一擴散區域隔開的第二擴散區域；提供一形成於該井中並電連接至該PMOS電晶體之該第一擴散區域的n型區域；提供一形成於該基體中並電連接至該PMOS電晶體之該第二擴散區域之p型區域；以及在一靜電放電事件發生之前將該PMOS電晶體保持於一開啟狀態。
而且，根據本發明，提供一種用於提供靜電放電(ESD)防護的方法，其包括提供一矽控整流器(SCR)，其包括一半導體基體、一形成於該基體中的井、一形成於該井中的陽極以及一陰極；提供一形成於該矽控整流器之該井中的p型金屬氧化物半導體(PMOS)電晶體，其包括一閘極、一第一擴散區域以及一與該第一擴散區域隔開的第二擴散區域；提供一形成於該井中並電連接至該PMOS電晶體之該第一擴散區域中的n型區域；提供一形成於該基體中並電連接至該PMOS電晶體之該第二擴散區域之p型區域；在一靜電放電事件發生之前，將該PMOS電晶體保持於一開啟狀態；響應一靜電放電事件而觸發該井中流過該n型區域的一第一電流；響應該第一電流而觸發該基體中流過該p型區域的一第二電流；以及將由該靜電放電事件所引起的一靜電放電電流從該陽極釋放至該陰極。
進一步根據本發明，提供一種用於提供靜電放電(ESD)防護的方法，其包括提供一靜電放電鉗位元件，該靜電放電鉗位元件包括：一矽控整流器(SCR)，其包括一半導體基體及一形成於該基體中的井；一形成於該矽控整流器之該井中的p型金屬氧化物半導體(PMOS)電晶體，其包括一閘極、一第一擴散區域以及一與該第一擴散區域隔開的第二擴散區域；一形成於該井中並電連接至該PMOS電晶體之該第一擴散區域的n型區域；以及一形成於該基體中並電連接至該PMOS電晶體之該第二擴散區域之p型區域，在一靜電放電事件發生之前將該PMOS電晶體保持於一開啟狀態，響應一靜電放電事件而觸發該井中的一第一電流，以及響應該第一電流而觸發該基體中的一第二電流。
於下文的說明中將部份提出本發明的其他特點與優點，而且從該說明中將瞭解本發明其中一部份，或者藉由實施本發明亦可習得。藉由隨附之申請專利範圍中特別列出的元件與組合將可瞭解且達成本發明的特點與優點。
應該瞭解的係，上文的概要說明以及下文的詳細說明都僅供作示範與解釋，其並未限制本文所主張之發明。
简体摘要：本发明提供一种用于静电放电(ESD)防护的半导体组件，其包括：一硅控整流器(SCR)，该硅控整流器包括一半导体基体、一形成于该基体中的第一井、一形成于该基体中的第二井、一形成于该第一井中以用作一阳极的第一p型区域以及一部份形成于该第二井中以用作一阴极之第一n型区域；一形成于该第一井中的p型金属氧化物半导体(PMOS)晶体管，其包括一闸极、一第一扩散区域及一与该第一扩散区域分开的第二扩散区域；一形成于该第一井中并电连接至该PMOS晶体管之该第一扩散区域的第二n型区域，以及一形成于该基体中并电连接至该PMOS晶体管之该第二扩散区域的第二p型区域。 A semiconductor device for electrostatic discharge (ESD) protection comprises a silicon controlled rectifier (SCR) including a semiconductor substrate, a first well formed in the substrate, a second well formed in the substrate, a first p－type region formed in the first well to serve as an anode, and a first n－type region partially formed in the second well to serve as a cathode, a p－type metal－oxide－semiconductor (PMOS) transistor formed in the first well including a gate, a first diffused region and a second diffused region separated apart from the first diffused region, a second n－type region formed in the first well electrically connected to the first diffused region of the PMOS transistor, and a second p－type region formed in the substrate electrically connected to the second diffused region of the PMOS transistor. 【创作特点】本发明系关于可解决因先前技术之限制与缺点所导致之一或多个问题的PMOS触发式硅控整流组件及方法。根据本发明之一具体实施例，提供一种用于静电放电(ESD)防护的半导体组件，其包括：一硅控整流器(SCR)，该硅控整流器包括一半导体基体、一形成于该基体中的第一井、一形成于该基体中的第二井、一形成于该第一井中以用作一阳极的第一p型区域以及一部份形成于该第二井中以用作一阴极之第一n型区域；一形成于该第一井中的p型金属氧化物半导体(PMOS)晶体管，其包括一闸极、一第一扩散区域及一与该第一扩散区域分开的第二扩散区域；一形成于该第一井中并电连接至该PMOS晶体管之该第一扩散区域的第二n型区域；以及一形成于该基体中并电连接至该PMOS晶体管之该第二扩散区域的第二p型区域。而且，根据本发明，提供一种用于静电放电(ESD)防护的半导体组件，其包括一半导体基体；一形成于该基体中的n型井；一形成于该n型井中的p型金属氧化物半导体(PMOS)晶体管，其包括一闸极、一第一扩散区域以及一与该第一扩散区域分开的第二扩散区域；一形成于该n型井中并电连接至该PMOS晶体管之该第一扩散区域的n型区域，以及一形成于该基体中并电连接至该PMOS晶体管之该第二扩散区域之p型区域，其中在一静电放电事件发生之前，该PMOS晶体管之该闸极系保持于一参考电压位凖，以将该PMOS晶体管保持于一打开状态。进一步根据本发明，提供一种用于静电放电(ESD)防护之半导体组件，其包括：一硅控整流器(SCR)，该硅控整流器包括一半导体基体以及一形成于该基体中的井；一形成于该井中的p型金属氧化物半导体(PMOS)晶体管，其包括一闸极；以及一电连接至该PMOS晶体管之该闸极的侦测电路，其用于在一静电放电事件发生之前将该PMOS晶体管保持于一打开状态。而且，根据本发明，提供一种用于提供静电放电(ESD)防护的方法，其包括提供一硅控整流器(SCR)，该硅控整流器包括一半导体基体及一形成于该基体中的井；提供一形成于该硅控整流器之该井中的p型金属氧化物半导体(PMOS)晶体管，其包括一闸极、一第一扩散区域以及一与该第一扩散区域隔开的第二扩散区域；提供一形成于该井中并电连接至该PMOS晶体管之该第一扩散区域的n型区域；提供一形成于该基体中并电连接至该PMOS晶体管之该第二扩散区域之p型区域；以及在一静电放电事件发生之前将该PMOS晶体管保持于一打开状态。而且，根据本发明，提供一种用于提供静电放电(ESD)防护的方法，其包括提供一硅控整流器(SCR)，其包括一半导体基体、一形成于该基体中的井、一形成于该井中的阳极以及一阴极；提供一形成于该硅控整流器之该井中的p型金属氧化物半导体(PMOS)晶体管，其包括一闸极、一第一扩散区域以及一与该第一扩散区域隔开的第二扩散区域；提供一形成于该井中并电连接至该PMOS晶体管之该第一扩散区域中的n型区域；提供一形成于该基体中并电连接至该PMOS晶体管之该第二扩散区域之p型区域；在一静电放电事件发生之前，将该PMOS晶体管保持于一打开状态；响应一静电放电事件而触发该井中流过该n型区域的一第一电流；响应该第一电流而触发该基体中流过该p型区域的一第二电流；以及将由该静电放电事件所引起的一静电放电电流从该阳极释放至该阴极。进一步根据本发明，提供一种用于提供静电放电(ESD)防护的方法，其包括提供一静电放电钳比特件，该静电放电钳比特件包括：一硅控整流器(SCR)，其包括一半导体基体及一形成于该基体中的井；一形成于该硅控整流器之该井中的p型金属氧化物半导体(PMOS)晶体管，其包括一闸极、一第一扩散区域以及一与该第一扩散区域隔开的第二扩散区域；一形成于该井中并电连接至该PMOS晶体管之该第一扩散区域的n型区域；以及一形成于该基体中并电连接至该PMOS晶体管之该第二扩散区域之p型区域，在一静电放电事件发生之前将该PMOS晶体管保持于一打开状态，响应一静电放电事件而触发该井中的一第一电流，以及响应该第一电流而触发该基体中的一第二电流。于下文的说明中将部份提出本发明的其他特点与优点，而且从该说明中将了解本发明其中一部份，或者借由实施本发明亦可习得。借由随附之申请专利范围中特别列出的组件与组合将可了解且达成本发明的特点与优点。应该了解的系，上文的概要说明以及下文的详细说明都仅供作示范与解释，其并未限制本文所主张之发明。

9. 发明专利

TW200828557A 半導體積體電路之保護裝置 DEVICE FOR PROTECTING SEMICONDUCTOR IC 失效
简体标题：半导体集成电路之保护设备 DEVICE FOR PROTECTING SEMICONDUCTOR IC
公开(公告)号：TW200828557A
公开(公告)日：2008-07-01
申请号：TW096138908
申请日：2007-10-17
申请人：東部高科股份有限公司 DONGBU HITEK CO., LTD.
发明人：宋相秀 SONG, SANG SOO
IPC分类号： H01L
CPC分类号： H01L23/62 , H01L27/0266 , H01L2924/0002 , H01L2924/3011 , H01L2924/00
摘要：一種半導體積體電路之保護裝置免受靜電放電(ESD)影響之裝置,對靜電放電具有快速的回應速度和穩定的操作,並且可有效保護半導體積體電路的內部電路免受低於結點繫穿電壓的靜電放電電壓影響,其包含有:接墊;與接墊電性連接的內部電路;以及保護電路,用於當靜電放電導致的過電壓加載於接墊時於接墊與內部電路之間形成放電路徑,並斷接接墊和內部電路。
简体摘要：一种半导体集成电路之保护设备免受静电放电(ESD)影响之设备,对静电放电具有快速的回应速度和稳定的操作,并且可有效保护半导体集成电路的内部电路免受低于结点系穿电压的静电放电电压影响,其包含有:接垫;与接垫电性连接的内部电路;以及保护电路,用于当静电放电导致的过电压加载于接垫时于接垫与内部电路之间形成放电路径,并断接接垫和内部电路。

10. 发明专利

TW200816590A 過電壓保護元件之結構與材料及其製造方法 STRUCTURE AND MATERIAL OF OVER VOLTAGE PROTECTION DEVICE AND MANUFACTURING METHOD THEREOF 审中-公开
简体标题：过电压保护组件之结构与材料及其制造方法 STRUCTURE AND MATERIAL OF OVER VOLTAGE PROTECTION DEVICE AND MANUFACTURING METHOD THEREOF
公开(公告)号：TW200816590A
公开(公告)日：2008-04-01
申请号：TW095136059
申请日：2006-09-28
申请人：佳邦科技股份有限公司 INPAQ TECHNOLOGY CO., LTD.
发明人：劉德邦 LIU, TE PANG , 張琇雲 CHANG, HSIU YUN
IPC分类号： H02H
CPC分类号： H01L23/62 , H01C7/1013 , H01C7/118 , H01C7/12 , H01L2924/0002 , H01L2924/3011 , H01L2924/00
摘要：本發明係提供一種過電壓保護元件之材料與結構。該材料包含P型半導體粉末或N型半導體粉末及黏結劑。該過電壓保護元件的結構包含:一第一電極;一第二電極;及一多孔隙基質,連接於該第一電極與該第二電極之間。本發明更提供製造該過電壓保護元件的方法。
简体摘要：本发明系提供一种过电压保护组件之材料与结构。该材料包含P型半导体粉末或N型半导体粉末及黏结剂。该过电压保护组件的结构包含:一第一电极;一第二电极;及一多孔隙基质,连接于该第一电极与该第二电极之间。本发明更提供制造该过电压保护组件的方法。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式