专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI416531B 測試裝置與測試方法有权
简体标题：测试设备与测试方法
公开(公告)号：TWI416531B
公开(公告)日：2013-11-21
申请号：TW098118032
申请日：2009-06-01
申请人：愛德萬測試股份有限公司 , ADVANTEST CORPORATION
发明人：安井孝裕 , YASUI, TAKAHIRO
IPC分类号： G11C29/06 , G11C29/08
CPC分类号： G01R31/31919 , G01R31/31813 , G11C29/56 , G11C29/56004

2. 发明专利

TWI392886B 不良率預測方法、不良率預測程式、半導體製造裝置之管理方法、及半導體裝置之製造方法有权
简体标题：不良率预测方法、不良率预测进程、半导体制造设备之管理方法、及半导体设备之制造方法
公开(公告)号：TWI392886B
公开(公告)日：2013-04-11
申请号：TW098131220
申请日：2009-09-16
申请人：瑞薩電子股份有限公司 , RENESAS ELECTRONICS CORPORATION
发明人：松本千鶴 , MATSUMOTO, CHIZU , 濱村有一 , HAMAMURA, YUICHI , 角田義幸 , TSUNODA, YOSHIYUKI , 津國和之 , TSUNOKUNI, KAZUYUKI
IPC分类号： G01R31/28 , G01R31/01
CPC分类号： G11C29/006 , G06F17/5018 , G06F2217/10 , G11C29/54 , G11C29/56004

3. 发明专利

TWI378459B 測試裝置及測試方法 TESTING DEVICE AND TESTING METHOD 有权
简体标题：测试设备及测试方法 TESTING DEVICE AND TESTING METHOD
公开(公告)号：TWI378459B
公开(公告)日：2012-12-01
申请号：TW094107445
申请日：2005-03-11
申请人：愛德萬測試股份有限公司
发明人：藤崎健一
IPC分类号： G11C , G01R
CPC分类号： G11C29/56004 , G11C29/56 , G11C29/56008 , G11C2029/5606
摘要：本發明的測試裝置具備：圖樣產生器，其產生一種供給至該被測試記憶體中的位址信號、資料信號以及期待值信號；邏輯比較器，其在該被測試記憶體所輸出的輸出信號和該期待值信號不一致時，則輸出一失效資料；第1失效緩衝記憶體(FBM)，其儲存著第1測試時的失效資料；第2失效緩衝記憶體，其累積著第1失效緩衝記憶體所儲存的失效資料和第2測試時的失效資料；以及救濟解析部，其參照第1失效緩衝記憶體中所儲存的失效資料，以進行該被測試記憶體的不良救濟解析。第1失效緩衝記憶體中累積-且儲存著第2失效緩衝記憶體中所儲存的失效資料以及第3測試時的失效資料。該救濟解析部更參照第2失效緩衝記憶體中所儲存的失效資料，以進行該被測試記憶體的不良救濟解析。
简体摘要：本发明的测试设备具备：图样产生器，其产生一种供给至该被测试内存中的位址信号、数据信号以及期待值信号；逻辑比较器，其在该被测试内存所输出的输出信号和该期待值信号不一致时，则输出一失效数据；第1失效缓冲内存(FBM)，其存储着第1测试时的失效数据；第2失效缓冲内存，其累积着第1失效缓冲内存所存储的失效数据和第2测试时的失效数据；以及救济解析部，其参照第1失效缓冲内存中所存储的失效数据，以进行该被测试内存的不良救济解析。第1失效缓冲内存中累积-且存储着第2失效缓冲内存中所存储的失效数据以及第3测试时的失效数据。该救济解析部更参照第2失效缓冲内存中所存储的失效数据，以进行该被测试内存的不良救济解析。

4. 发明专利

TWI354886B 用以測試及編程記憶體裝置之方法及其系統 METHOD FOR TESTING AND PROGRAMMING MEMORY DEVICES AND SYSTEM FOR SAME 有权
简体标题：用以测试及编程内存设备之方法及其系统 METHOD FOR TESTING AND PROGRAMMING MEMORY DEVICES AND SYSTEM FOR SAME
公开(公告)号：TWI354886B
公开(公告)日：2011-12-21
申请号：TW094103438
申请日：2005-02-03
申请人：奈泰斯特系統股份有限公司
发明人：保羅麥格利可 , 金永哲 , 李察葛林 , 約翰赫姆斯
IPC分类号： G06F , G11C
CPC分类号： G11C29/56004 , G11C29/56 , G11C29/56008 , G11C29/76 , G11C2029/1806 , G11C2029/2602
摘要：提供一種用以編程複數個平行配置的記憶體裝置之方法及系統。於本發明一實施例中，該複數個記憶體裝置包含第一與第二記憶體裝置，以及該方法包含接續地提供第一位址至第一記憶體裝置以及第二位址至第二記憶體裝置。第一位址係指於第一記憶體裝置中儲存位置的第一群組，而第二位址係指於第二記憶體裝置中儲存位置的第二群組。該方法接著平行載入一串資料至第一與第二記憶體裝置，使該串資料同時寫入第一記憶體裝置中儲存位置的第一群組以及第二記憶體裝置中儲存位置的第二群組。
简体摘要：提供一种用以编程复数个平行配置的内存设备之方法及系统。于本发明一实施例中，该复数个内存设备包含第一与第二内存设备，以及该方法包含接续地提供第一位址至第一内存设备以及第二位址至第二内存设备。第一位址系指于第一内存设备中存储位置的第一群组，而第二位址系指于第二内存设备中存储位置的第二群组。该方法接着平行加载一串数据至第一与第二内存设备，使该串数据同时写入第一内存设备中存储位置的第一群组以及第二内存设备中存储位置的第二群组。

5. 发明专利

TW200845024A 測試裝置以及電子元件 TEST APPARATUS AND ELECTRONIC DEVICE 失效
简体标题：测试设备以及电子组件 TEST APPARATUS AND ELECTRONIC DEVICE
公开(公告)号：TW200845024A
公开(公告)日：2008-11-16
申请号：TW097109698
申请日：2008-03-19
申请人：愛德萬測試股份有限公司 ADVANTEST CORPORATION
发明人：山田達也 YAMADA, TATSUYA
IPC分类号： G11C
CPC分类号： G01R31/31919 , G01R31/31813 , G11C29/56 , G11C29/56004 , G11C2029/2602 , G11C2029/5602
摘要：一種測試裝置,對被測試元件進行測試,且包括:圖案記憶體,記憶測試指令行;區間暫存器,根據測試指令行中的重複區間被指定的這件事,來儲存重複區間;指令快取,對自圖案記憶體所讀出的測試指令行進行快取;記憶體控制部,自圖案記憶體讀出測試指令行,並寫入至指令快取中;圖案產生部,自指令快取讀出並執行測試指令行中所包含的指令,而產生測試圖案;以及信號輸出部,生成基於測試圖案的測試信號,並供給至被測試元件中;且當區間暫存器中儲存有重複區間時,圖案產生部重複執行測試指令行中的重複區間內的指令行。
简体摘要：一种测试设备,对被测试组件进行测试,且包括:图案内存,记忆测试指令行;区间寄存器,根据测试指令行中的重复区间被指定的这件事,来存储重复区间;指令缓存,对自图案内存所读出的测试指令行进行缓存;内存控制部,自图案内存读出测试指令行,并写入至指令缓存中;图案产生部,自指令缓存读出并运行测试指令行中所包含的指令,而产生测试图案;以及信号输出部,生成基于测试图案的测试信号,并供给至被测试组件中;且当区间寄存器中存储有重复区间时,图案产生部重复运行测试指令行中的重复区间内的指令行。

6. 发明专利

TWI292231B 模擬磁性穿遂元件(MTJ)之電路 SIMULATING CIRCUIT FOR MAGNETIC TUNNEL JUNCTION DEVICE 失效
简体标题：仿真磁性穿遂组件(MTJ)之电路 SIMULATING CIRCUIT FOR MAGNETIC TUNNEL JUNCTION DEVICE
公开(公告)号：TWI292231B
公开(公告)日：2008-01-01
申请号：TW094132731
申请日：2005-09-21
申请人：財團法人工業技術研究院 INDUSTRIAL TECHNOLOGY RESEARCH INSTITUTE
发明人：陳永祥 CHEN, YOUNG SHYING
IPC分类号： H01L
CPC分类号： G11C11/16 , G06F17/5036 , G11C29/12005 , G11C29/50 , G11C29/50008 , G11C29/56004 , G11C29/56008 , G11C2029/0403
摘要：所揭露之模擬磁性穿遂元件之電路，用以模擬至少具有一自由層與固定層之磁性穿遂元件，模擬電路包括有：一閉鎖開關迴路，模擬自由層與固定層的磁化狀態，以模擬資料之記錄，磁化狀態包括有平行狀態或反平行狀態；一第一寫入迴路，模擬磁性穿遂元件之第一象限操作區；一第二寫入迴路，模擬磁性穿遂元件之第二象限操作區；一第三寫入迴路，模擬磁性穿遂元件之第三象限操作區；一第四寫入迴路，模擬磁性穿遂元件之第四象限操作區；一第一電阻，模擬位元線的導線電阻值；一第二電阻，模擬寫入字元線的導線電阻值；以及一第三電阻，模擬磁性穿遂元件之電阻值。
简体摘要：所揭露之仿真磁性穿遂组件之电路，用以仿真至少具有一自由层与固定层之磁性穿遂组件，仿真电路包括有：一闭锁开关回路，仿真自由层与固定层的磁化状态，以仿真数据之记录，磁化状态包括有平行状态或反平行状态；一第一写入回路，仿真磁性穿遂组件之第一象限操作区；一第二写入回路，仿真磁性穿遂组件之第二象限操作区；一第三写入回路，仿真磁性穿遂组件之第三象限操作区；一第四写入回路，仿真磁性穿遂组件之第四象限操作区；一第一电阻，仿真比特线的导线电阻值；一第二电阻，仿真写入字符线的导线电阻值；以及一第三电阻，仿真磁性穿遂组件之电阻值。

7. 发明专利

TW200717007A 裝置之獲取測試資料 OBTAINING TEST DATA FOR A DEVICE 审中-公开
简体标题：设备之获取测试数据 OBTAINING TEST DATA FOR A DEVICE
公开(公告)号：TW200717007A
公开(公告)日：2007-05-01
申请号：TW095128428
申请日：2006-08-03
申请人：泰瑞戴尼公司 TERADYNE, INC.
发明人：馬克E 羅森 ROSEN, MARK E.
IPC分类号： G01R
CPC分类号： G01R31/31711 , G06F11/26 , G11C29/10 , G11C29/56 , G11C29/56004
摘要：獲取一待測裝置之測試資料包括藉由使用漸進取樣在一系列參數之第一點處測試該裝置來獲取該測試資料之一第一部分,及藉由使用適應性取樣在一系列參數之第二點處測試該裝置來獲取該測試資料之一第二部分。
简体摘要：获取一待测设备之测试数据报括借由使用渐进采样在一系列参数之第一点处测试该设备来获取该测试数据之一第一部分,及借由使用适应性采样在一系列参数之第二点处测试该设备来获取该测试数据之一第二部分。

8. 发明专利

TW200532704A 測試裝置及測試方法 TESTING DEVICE AND TESTING METHOD 审中-公开
简体标题：测试设备及测试方法 TESTING DEVICE AND TESTING METHOD
公开(公告)号：TW200532704A
公开(公告)日：2005-10-01
申请号：TW094107445
申请日：2005-03-11
申请人：愛德萬測試股份有限公司 ADVANTEST CORPORATION
发明人：藤崎健一 FUJISAKI, KENICHI
IPC分类号： G11C , G01R
CPC分类号： G11C29/56004 , G11C29/56 , G11C29/56008 , G11C2029/5606
摘要：本發明的測試裝置具備：圖樣產生器，其產生一種供給至該被測試記憶體中的位址信號、資料信號以及期待值信號；邏輯比較器，其在該被測試記憶體所輸出的輸出信號和該期待值信號不一致時，則輸出一失效資料；第1失效緩衝記憶體(FBM)，其儲存著第1測試時的失效資料；第2失效緩衝記憶體，其累積著第1失效緩衝記憶體所儲存的失效資料和第2測試時的失效資料；以及救濟解析部，其參照第1失效緩衝記憶體中所儲存的失效資料，以進行該被測試記憶體的不良救濟解析。第1失效緩衝記憶體中累積–且儲存著第2失效緩衝記憶體中所儲存的失效資料以及第3測試時的失效資料。該救濟解析部更參照第2失效緩衝記憶體中所儲存的失效資料，以進行該被測試記憶體的不良救濟解析。
简体摘要：本发明的测试设备具备：图样产生器，其产生一种供给至该被测试内存中的位址信号、数据信号以及期待值信号；逻辑比较器，其在该被测试内存所输出的输出信号和该期待值信号不一致时，则输出一失效数据；第1失效缓冲内存(FBM)，其存储着第1测试时的失效数据；第2失效缓冲内存，其累积着第1失效缓冲内存所存储的失效数据和第2测试时的失效数据；以及救济解析部，其参照第1失效缓冲内存中所存储的失效数据，以进行该被测试内存的不良救济解析。第1失效缓冲内存中累积–且存储着第2失效缓冲内存中所存储的失效数据以及第3测试时的失效数据。该救济解析部更参照第2失效缓冲内存中所存储的失效数据，以进行该被测试内存的不良救济解析。

9. 发明专利

TW201805931A 用於校正記憶體中之資料錯誤之系統及方法审中-公开
简体标题：用于校正内存中之数据错误之系统及方法
公开(公告)号：TW201805931A
公开(公告)日：2018-02-16
申请号：TW106123528
申请日：2017-07-13
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY LTD.
发明人：池育德 , CHIH, YU-DER , 王清煌 , WANG, CHING-HUANG , 史毅駿 , SHIH, YI-CHUN , 施孟君 , SHIH, MENG-CHUN , 王家佑 , WANG, C.Y.
IPC分类号： G11C7/04 , G11C29/44
CPC分类号： G06F11/1068 , G06F3/0619 , G06F3/0638 , G06F3/064 , G06F3/0685 , G11C17/16 , G11C17/18 , G11C29/44 , G11C29/50016 , G11C29/56004 , G11C29/78 , G11C2029/0403 , G11C2029/4402 , G11C2029/5002
摘要：本發明實施例提供用於校正記憶體中由該記憶體之高溫處理引起之資料錯誤之系統及方法。形成包含一記憶體之一積體電路(IC)。判定當經受高溫時易受資料遺失之記憶體位置之位址。將資料位元寫入至該記憶體，其中該等資料位元包含寫入至該等記憶體位置之一組位元。將該組位元寫入至當經受該等高溫時不易受資料遺失之該IC晶粒之一儲存裝置。在使該IC晶粒經受一高溫之後，覆寫儲存於該等位址處之該等位元之至少一者。基於寫入至該儲存裝置之該組位元而覆寫該等位元之該至少一者。
简体摘要：本发明实施例提供用于校正内存中由该内存之高温处理引起之数据错误之系统及方法。形成包含一内存之一集成电路(IC)。判定当经受高温时易受数据遗失之内存位置之位址。将数据比特写入至该内存，其中该等数据比特包含写入至该等内存位置之一组比特。将该组比特写入至当经受该等高温时不易受数据遗失之该IC晶粒之一存储设备。在使该IC晶粒经受一高温之后，覆写存储于该等位址处之该等比特之至少一者。基于写入至该存储设备之该组比特而覆写该等比特之该至少一者。

10. 发明专利

TW201617633A 元件之檢查方法、探針卡、中介層及檢查裝置审中-公开
简体标题：组件之检查方法、探针卡、中介层及检查设备
公开(公告)号：TW201617633A
公开(公告)日：2016-05-16
申请号：TW104123874
申请日：2015-07-23
申请人：東京威力科創股份有限公司 , TOKYO ELECTRON LIMITED
发明人：加賀美徹也 , KAGAMI, TETSUYA , 鈴木貫二 , SUZUKI, KANJI
IPC分类号： G01R31/28 , H01L21/66
CPC分类号： G11C29/10 , G01R1/07378 , G01R31/28 , G11C29/56004 , G11C29/56008 , G11C29/56012 , G11C29/56016 , G11C2029/5602
摘要：信號輸出入電路(33)，係具備有：輸入線(41)；共同輸出線(51)；複數條個別輸出線(52)；繼電器開關部(53)；及電阻元件(54)。在比較器(32)，係連接有共同輸出線(51)(該共同輸出線，係將來自複數個DUT(10)的響應信號合成並傳送)。比較器(32)，係將合成響應信號(該合成響應信號，係將回應從圖案產生器(31)所發送的測試信號而從複數個DUT(10)所分別輸出的響應信號合成為1個)與閾值作比較。
简体摘要：信号输出入电路(33)，系具备有：输入线(41)；共同输出线(51)；复数条个别输出线(52)；继电器开关部(53)；及电阻组件(54)。在比较器(32)，系连接有共同输出线(51)(该共同输出线，系将来自复数个DUT(10)的响应信号合成并发送)。比较器(32)，系将合成响应信号(该合成响应信号，系将回应从图案产生器(31)所发送的测试信号而从复数个DUT(10)所分别输出的响应信号合成为1个)与阈值作比较。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式