专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI406292B 用於積體電路裝置中之測試的內部產生圖案有权
简体标题：用于集成电路设备中之测试的内部产生图案
公开(公告)号：TWI406292B
公开(公告)日：2013-08-21
申请号：TW095109218
申请日：2006-03-17
申请人：倫巴司股份有限公司 , RAMBUS, INC.
发明人：王永福 , ONG, ADRIAN E.
IPC分类号： G11C7/00
CPC分类号： G11C29/20 , G01R31/31813 , G11C2029/3602 , H01L24/06 , H01L2224/05554 , H01L2224/48091 , H01L2224/48137 , H01L2224/49109 , H01L2224/49175 , H01L2924/01021 , H01L2924/01055 , H01L2924/14 , H01L2924/00014 , H01L2924/00

2. 发明专利

TW201331751A 記憶體裝置中的增強錯誤校正审中-公开
简体标题：内存设备中的增强错误校正
公开(公告)号：TW201331751A
公开(公告)日：2013-08-01
申请号：TW101143129
申请日：2012-11-19
申请人：桑迪士克科技公司 , SANDISK TECHNOLOGIES INC.
发明人：賽菲葛潘狄恩莎拉凡那庫莫 , SEVUGAPANDIAN, SARAVANAKUMAR
IPC分类号： G06F11/10 , G11C29/42
CPC分类号： G06F11/1016 , G01R31/3193 , G06F11/006 , G06F11/076 , G06F11/0766 , G06F11/1008 , G06F11/1048 , G06F11/1068 , G06F11/1072 , G11C29/04 , G11C29/12 , G11C29/20 , G11C29/44 , G11C29/52 , G11C29/56008 , G11C2029/0411
摘要：本發明揭示一種校正儲存資料之方法，該方法包含讀取儲存於一非揮發性記憶體之一部分中之資料。該方法包含對於該讀取資料之每一特定位元位置回應於偵測該讀取資料不同於該特定位元位置之一對應參考值而更新與該特定位元位置相關聯之資料錯誤例項之一計數。執行該部分之該讀取及資料錯誤例項之該等計數之該更新達一特定重複次數。該方法包含將具有等於該特定重複次數之資料錯誤例項之一相關聯計數之每一位元位置識別為一循環錯誤位元位置。
简体摘要：本发明揭示一种校正存储数据之方法，该方法包含读取存储于一非挥发性内存之一部分中之数据。该方法包含对于该读取数据之每一特定比特位置回应于侦测该读取数据不同于该特定比特位置之一对应参考值而更新与该特定比特位置相关联之数据错误实例之一计数。运行该部分之该读取及数据错误实例之该等计数之该更新达一特定重复次数。该方法包含将具有等于该特定重复次数之数据错误实例之一相关联计数之每一比特位置识别为一循环错误比特位置。

3. 发明专利

TW459239B 半導體記憶裝置及其測試方法失效
简体标题：半导体记忆设备及其测试方法
公开(公告)号：TW459239B
公开(公告)日：2001-10-11
申请号：TW089100636
申请日：2000-01-17
申请人：三星電子股份有限公司
发明人：吳世章 , 姜錤相
IPC分类号： G11C
CPC分类号： G11C29/20 , G11C2029/0405
摘要：一種半導體記憶裝置之測試機的測試方法，包括將測試圖案記錄到半導體記憶裝置內，讀取所記錄的測試圖案，並與所預期的圖案做比較，依比較結果，偵測出半導體記憶裝置缺陷的資訊，並解釋半導體記憶裝置缺陷的資訊。該方法包括的步驟有:設定好與要進行測試的半導體記憶裝置數量有關的最大與最小值;從預設的最小值開使計數到最大值;比較預設最大值與所計數的數值，當計數值到達預設最大值時，產生承載信號;以及如果產生承載信號，便重置該計數數值到某一數值，進而產生半導體記憶裝置的位址;以及該半導體記憶裝置之測試機，包括:最大與最小位址暫存裝置，儲存與要進行測試的半導體記憶裝置數量有關的最大與最小位址;位址計數裝置，會從最小值往上計數，以產生位址;以及如果從位址計數裝置的位址輸出與從最大位址暫存裝置的信號輸出相同時，承載信號產生裝置會產生承載信號，進而重置該位址計數裝置，使得該測試機的使用者不用再製作新的測試程式，提供方便的測試，並改善測試結果的可靠度。
简体摘要：一种半导体记忆设备之测试机的测试方法，包括将测试图案记录到半导体记忆设备内，读取所记录的测试图案，并与所预期的图案做比较，依比较结果，侦测出半导体记忆设备缺陷的信息，并解释半导体记忆设备缺陷的信息。该方法包括的步骤有:设置好与要进行测试的半导体记忆设备数量有关的最大与最小值;从默认的最小值开使计数到最大值;比较默认最大值与所计数的数值，当计数值到达默认最大值时，产生承载信号;以及如果产生承载信号，便重置该计数数值到某一数值，进而产生半导体记忆设备的位址;以及该半导体记忆设备之测试机，包括:最大与最小位址暂存设备，存储与要进行测试的半导体记忆设备数量有关的最大与最小位址;位址计数设备，会从最小值往上计数，以产生位址;以及如果从位址计数设备的位址输出与从最大位址暂存设备的信号输出相同时，承载信号产生设备会产生承载信号，进而重置该位址计数设备，使得该测试机的用户不用再制作新的测试进程，提供方便的测试，并改善测试结果的可靠度。

4. 发明专利

TWI370455B 用於產生記憶體瑕疵對映圖及使用該記憶體瑕疵對映圖以優化效能之方法 METHOD FOR CREATING A MEMORY DEFECT MAP AND OPTIMIZING PERFORMANCE USING THE MEMORY DEFECT MAP 有权
简体标题：用于产生内存瑕疵映射图及使用该内存瑕疵映射图以优化性能之方法 METHOD FOR CREATING A MEMORY DEFECT MAP AND OPTIMIZING PERFORMANCE USING THE MEMORY DEFECT MAP
公开(公告)号：TWI370455B
公开(公告)日：2012-08-11
申请号：TW097130224
申请日：2008-08-08
申请人：戴爾產品有限公司
发明人：諾得佛斯特E , 派克吉米D , 尼威爾湯姆L
IPC分类号： G11C
CPC分类号： G11C29/44 , G11C5/04 , G11C29/20 , G11C2029/1208
摘要：所揭示係一種用以儲存一個記憶體瑕疵對映圖之方法，藉此，一個記憶體組件，可在被製造時就瑕疵加以測試，以及任何被偵測到之記憶體瑕疵，係使儲存在一個記憶體瑕疵對映圖內，以及被用來優化該系統之效能。該記憶體瑕疵對映圖會被更新，以及該系統被優化為新記憶體瑕疵之重新對映資源，會在運作期間被偵測到。
简体摘要：所揭示系一种用以存储一个内存瑕疵映射图之方法，借此，一个内存组件，可在被制造时就瑕疵加以测试，以及任何被侦测到之内存瑕疵，系使存储在一个内存瑕疵映射图内，以及被用来优化该系统之性能。该内存瑕疵映射图会被更新，以及该系统被优化为新内存瑕疵之重新映射资源，会在运作期间被侦测到。

5. 发明专利

TW200703354A 用於積體電路裝置中之測試的內部產生圖案 INTERNALLY GENERATING PATTERNS FOR TESTING IN AN INTEGRATED CIRCUIT DEVICE 审中-公开
简体标题：用于集成电路设备中之测试的内部产生图案 INTERNALLY GENERATING PATTERNS FOR TESTING IN AN INTEGRATED CIRCUIT DEVICE
公开(公告)号：TW200703354A
公开(公告)日：2007-01-16
申请号：TW095109218
申请日：2006-03-17
申请人：英艾沛克技術股份有限公司 INAPAC TECHNOLOGY, INC.
发明人：王永福 ONG, ADRIAN E.
IPC分类号： G11C
CPC分类号： G11C29/20 , G01R31/31813 , G11C2029/3602 , H01L24/06 , H01L2224/05554 , H01L2224/48091 , H01L2224/48137 , H01L2224/49109 , H01L2224/49175 , H01L2924/01021 , H01L2924/01055 , H01L2924/14 , H01L2924/00014 , H01L2924/00
摘要：在與第二積體電路晶片一起包含於單一封裝中之第一積體電路晶片中,一系統包含用以於正常操作期間接收來自該第二積體電路晶片之位址信號之於第一積體電路晶片上之電路。於第一積體電路晶片上之電路於測試模式中產生用於該第一積體電路晶片之測試的位址信號。
简体摘要：在与第二集成电路芯片一起包含於单一封装中之第一集成电路芯片中,一系统包含用以于正常操作期间接收来自该第二集成电路芯片之位址信号之于第一集成电路芯片上之电路。于第一集成电路芯片上之电路于测试模式中产生用于该第一集成电路芯片之测试的位址信号。

6. 发明专利

TW329526B 記憶體測試電路失效
简体标题：内存测试电路
公开(公告)号：TW329526B
公开(公告)日：1998-04-11
申请号：TW086111736
申请日：1997-08-15
申请人：沖電氣工業股份有限公司
发明人：佐瀨一郎
IPC分类号： G11C , G01R
CPC分类号： G11C29/18 , G11C29/20
摘要：在記憶體電路具有位址信號產生器包括一第一位址產生電路，在接收到一第一時脈信號時，輸出一第一輸出數據，用以對該記憶體電路之該些記憶體儲存格，依序產生指定在該些記憶體儲存格測試對象之一第二位址信號；一第二位址產生電路，在接收一第二時脈信號時，輸出一第二輸出數據，用以指定該記憶體電路的該些記憶體儲存格作該測試，依序產生一第三位址信號；一輸出控制電路，當接收一控制信號時，輸出一第三輸出數據，用以控制該第二位址產生電路輸出該第二輸出數據；以及一演算電路，當接收到該第一輸出數據和該第三輸出數據時進行演算，並輸出一輸出位址信號。在此，測試器根據準備去存放記憶體之位址信號，因此從記憶體依序輸入位址信號是必要的，但是使用記憶體測試專用的測試器卻不需要。
简体摘要：在内存电路具有位址信号产生器包括一第一位址产生电路，在接收到一第一时脉信号时，输出一第一输出数据，用以对该内存电路之该些内存存储格，依序产生指定在该些内存存储格测试对象之一第二位址信号；一第二位址产生电路，在接收一第二时脉信号时，输出一第二输出数据，用以指定该内存电路的该些内存存储格作该测试，依序产生一第三位址信号；一输出控制电路，当接收一控制信号时，输出一第三输出数据，用以控制该第二位址产生电路输出该第二输出数据；以及一演算电路，当接收到该第一输出数据和该第三输出数据时进行演算，并输出一输出位址信号。在此，测试器根据准备去存放内存之位址信号，因此从内存依序输入位址信号是必要的，但是使用内存测试专用的测试器却不需要。

7. 发明专利

TWI581272B 臨限電壓分析有权
简体标题：临限电压分析
公开(公告)号：TWI581272B
公开(公告)日：2017-05-01
申请号：TW104116556
申请日：2015-05-22
申请人：美光科技公司 , MICRON TECHNOLOGY, INC.
发明人：菲力皮耶克威廉C , FILIPIAK, WILLIAM C. , 摩斯奇諾凡歐蘭提 , MOSCHIANO, VIOLANTE
IPC分类号： G11C7/08
CPC分类号： G11C11/5642 , G11C7/1063 , G11C11/5628 , G11C11/5635 , G11C16/0483 , G11C16/10 , G11C16/14 , G11C16/26 , G11C29/021 , G11C29/028 , G11C29/20 , G11C29/42 , G11C29/50004 , G11C29/56004

8. 发明专利

TW200917262A 用於產生記憶體瑕疵對映圖及使用該記憶體瑕疵對映圖以優化效能之方法 METHOD FOR CREATING A MEMORY DEFECT MAP AND OPTIMIZING PERFORMANCE USING THE MEMORY DEFECT MAP 审中-公开
简体标题：用于产生内存瑕疵映射图及使用该内存瑕疵映射图以优化性能之方法 METHOD FOR CREATING A MEMORY DEFECT MAP AND OPTIMIZING PERFORMANCE USING THE MEMORY DEFECT MAP
公开(公告)号：TW200917262A
公开(公告)日：2009-04-16
申请号：TW097130224
申请日：2008-08-08
申请人：戴爾產品有限公司 DELL PRODUCTS, L. P.
发明人：諾得佛斯特E NORROD, FORREST E. , 派克吉米D PIKE, JIMMY D. , 尼威爾湯姆L NEWELL, TOM L.
IPC分类号： G11C
CPC分类号： G11C29/44 , G11C5/04 , G11C29/20 , G11C2029/1208
摘要：所揭示係一種用以儲存一個記憶體瑕疵對映圖之方法,藉此,一個記憶體組件,可在被製造時就瑕疵加以測試,以及任何被偵測到之記憶體瑕疵,係使儲存在一個記憶體瑕疵對映圖內,以及被用來優化該系統之效能。該記憶體瑕疵對映圖會被更新,以及該系統被優化為新記憶體瑕疵之重新對映資源,會在運作期間被偵測到。
简体摘要：所揭示系一种用以存储一个内存瑕疵映射图之方法,借此,一个内存组件,可在被制造时就瑕疵加以测试,以及任何被侦测到之内存瑕疵,系使存储在一个内存瑕疵映射图内,以及被用来优化该系统之性能。该内存瑕疵映射图会被更新,以及该系统被优化为新内存瑕疵之重新映射资源,会在运作期间被侦测到。

9. 发明专利

TW403906B 具測試模態之半導體記憶裝置失效
简体标题：具测试模态之半导体记忆设备
公开(公告)号：TW403906B
公开(公告)日：2000-09-01
申请号：TW087109763
申请日：1998-06-18
申请人：三菱電機股份有限公司
发明人：北岡万紀 , 本豪 , 山內秀樹 , 井筒隆
IPC分类号： G11C
CPC分类号： G11C29/20
摘要：在使用CSP之靜態隨機存取記憶體(SRAM)內設有計數器(5)。計數器(5)係含有n+l個之正反器(6.0~6.n)，且按照測試信號TEST變成「H」位準，來計算位址時鐘脈波信號ADDCLK之脈波數，而輸出位址信號群(AO~An)。與從外部輸入位址信號群(AO~An)的習知者相比較，在測試時，只要少數之必要的外部接腳數就可以，測試板之配線以一層配線即可。所以，可謀求測試之低成本化。
简体摘要：在使用CSP之静态随机存取内存(SRAM)内设有计数器(5)。计数器(5)系含有n+l个之正反器(6.0~6.n)，且按照测试信号TEST变成“H”位准，来计算位址时钟脉波信号ADDCLK之脉波数，而输出位址信号群(AO~An)。与从外部输入位址信号群(AO~An)的习知者相比较，在测试时，只要少数之必要的外部接脚数就可以，测试板之配线以一层配线即可。所以，可谋求测试之低成本化。

10. 发明专利

TW338159B 內建自動測試單元之動態隨機存取記憶體中之子陣列測試裝置及方法失效
简体标题：内置自动测试单元之动态随机存取内存中之子数组测试设备及方法
公开(公告)号：TW338159B
公开(公告)日：1998-08-11
申请号：TW086104803
申请日：1997-04-15
申请人：德州儀器公司
发明人：許光華 , 葛丹尼 , 樓沃奇 , 鮑舍歐
IPC分类号： G11C
CPC分类号： G11C29/20
摘要：在內建自動測試單元或記憶體元件中，有一個位址限定單元，在測試程序起始之前起始與停止位址會儲存於其中。內建自動測試單元的測試程序一開始，位址限定單元的起始位址會被傳送至位址計數器單元，在其中起始位址會做為測試起始位址。停止位址會被傳送至位址計數器單元，在其中停止位址會與現在位址比較。當停止位址與現在位址相吻合時，內建自動測試單元執行的測試程序便會終止。以這樣的方法，記憶體元件中的任何子陣列皆可被選擇測試。
简体摘要：在内置自动测试单元或内存组件中，有一个位址限定单元，在测试进程起始之前起始与停止位址会存储于其中。内置自动测试单元的测试进程一开始，位址限定单元的起始位址会被发送至位址计数器单元，在其中起始位址会做为测试起始位址。停止位址会被发送至位址计数器单元，在其中停止位址会与现在位址比较。当停止位址与现在位址相吻合时，内置自动测试单元运行的测试进程便会终止。以这样的方法，内存组件中的任何子数组皆可被选择测试。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式