专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI533129B 使用可分割引擎實體化的虛擬核心執行指令序列程式碼區塊有权
简体标题：使用可分割发动机实体化的虚拟内核运行指令串行代码区块
公开(公告)号：TWI533129B
公开(公告)日：2016-05-11
申请号：TW101110082
申请日：2012-03-23
申请人：軟體機器公司 , SOFT MACHINES, INC.
发明人：艾伯戴爾拉摩翰麥德 , ABDALLAH, MOHAMMAD
IPC分类号： G06F12/08 , G06F15/76 , G06F9/06 , G06F9/30
CPC分类号： G06F9/3009 , G06F9/30105 , G06F9/30123 , G06F9/34 , G06F9/3836 , G06F9/3838 , G06F9/3851 , G06F9/5038 , G06F9/5077 , G06F2209/506 , Y02D10/22 , Y02D10/36

3. 发明专利

TW201305819A 使用可分割引擎實體化的虛擬核心執行指令序列程式碼區塊审中-公开
简体标题：使用可分割发动机实体化的虚拟内核运行指令串行代码区块
公开(公告)号：TW201305819A
公开(公告)日：2013-02-01
申请号：TW101110082
申请日：2012-03-23
申请人：軟體機器公司 , SOFT MACHINES, INC.
发明人：艾伯戴爾拉摩翰麥德 , ABDALLAH, MOHAMMAD
IPC分类号： G06F12/08 , G06F15/76 , G06F9/06 , G06F9/30
CPC分类号： G06F9/3009 , G06F9/30105 , G06F9/30123 , G06F9/34 , G06F9/3836 , G06F9/3838 , G06F9/3851 , G06F9/5038 , G06F9/5077 , G06F2209/506 , Y02D10/22 , Y02D10/36
摘要：一種用於使用一處理器之複數個虛擬核心來執行指令的方法。該方法包括使用一通用前端排程器接收一輸入的指令序列，並將該輸入的指令序列分割成複數個指令的程式碼區塊。該方法另包括產生複數個繼承向量，其描述該等程式碼區塊的指令之間的相關性，且將該等程式碼區塊分配至該處理器的複數個虛擬程式碼，其中每一虛擬核心包含複數個可分割引擎之資源的個別子集合。該等程式碼區塊使用該等可分割引擎根據一虛擬核心模式及根據該等個別繼承向量來執行。
简体摘要：一种用于使用一处理器之复数个虚拟内核来运行指令的方法。该方法包括使用一通用前端调度器接收一输入的指令串行，并将该输入的指令串行分割成复数个指令的代码区块。该方法另包括产生复数个继承矢量，其描述该等代码区块的指令之间的相关性，且将该等代码区块分配至该处理器的复数个虚拟代码，其中每一虚拟内核包含复数个可分割发动机之资源的个别子集合。该等代码区块使用该等可分割发动机根据一虚拟内核模式及根据该等个别继承矢量来运行。

4. 发明专利

TW266275B 數位信號處理裝置及其直接記憶體存取控制方法失效
简体标题：数码信号处理设备及其直接内存存取控制方法
公开(公告)号：TW266275B
公开(公告)日：1995-12-21
申请号：TW083110504
申请日：1994-11-14
申请人：山葉股份有限公司
发明人：吉田佳司 , 森本實
IPC分类号： G06F
CPC分类号： G06F9/3824 , G06F9/34
摘要：一種數位信號處理裝置及其直接記憶體存取控制方法，該裝置主要包括第１匯流排，許多第２匯流排，許多資料記憶器，演算處理裝置，程式記憶器，且指令解讀裝置，儲存於程式記憶器中之程式係在各演算指令之間設置直接記憶器存取執行用ＤＭＡ指令之程式，指令解讀裝置在解讀ＤＭＡ指令後，起動外部之ＤＭＡ控制裝置開始進行連接於第１匯流排之資料記憶器與外部裝置間之直接記憶器存取，而且根據下一個演算指令繼續控制演算處理裝置，與對連接於第１匯流排之資料記憶器進行之直接記憶器存取並行的控制連接於第２匯流排之許多資料記憶器之演算處理，該方法係在儲存於程式記憶器中之程式內包含演算指令及ＤＭＡ指令，在執行程式之過程中解讀ＤＭＡ指令時，執行外部裝置與資料記憶器間之直接記憶器存取。
简体摘要：一种数码信号处理设备及其直接内存存取控制方法，该设备主要包括第１总线，许多第２总线，许多数据记忆器，演算处理设备，进程记忆器，且指令解读设备，存储于进程记忆器中之进程系在各演算指令之间设置直接记忆器存取运行用ＤＭＡ指令之进程，指令解读设备在解读ＤＭＡ指令后，起动外部之ＤＭＡ控制设备开始进行连接于第１总线之数据记忆器与外部设备间之直接记忆器存取，而且根据下一个演算指令继续控制演算处理设备，与对连接于第１总线之数据记忆器进行之直接记忆器存取并行的控制连接于第２总线之许多数据记忆器之演算处理，该方法系在存储于进程记忆器中之进程内包含演算指令及ＤＭＡ指令，在运行进程之过程中解读ＤＭＡ指令时，运行外部设备与数据记忆器间之直接记忆器存取。

5. 发明专利

TWI610231B 用於向量水平邏輯指令的裝置及方法有权
简体标题：用于矢量水平逻辑指令的设备及方法
公开(公告)号：TWI610231B
公开(公告)日：2018-01-01
申请号：TW104138796
申请日：2015-11-23
申请人：英特爾股份有限公司 , INTEL CORPORATION
发明人：歐德亞麥德維爾艾蒙斯特阿法 , OULD-AHMED-VALL, ELMOUSTAPHA , 艾斯帕薩羅傑 , ESPASA, ROGER , 桑契斯弗 , SANCHEZ, F. JESUS , 吉倫范朵斯大衛 , GUILLEN FANDOS, DAVID , 索羅吉勒姆 , SOLE, GUILLEM
IPC分类号： G06F9/30 , G06F9/38
CPC分类号： G06F9/30029 , G06F9/30036 , G06F9/30167 , G06F9/34

6. 发明专利

TW201520890A 向量親合的指令格式及其執行审中-公开
简体标题：矢量亲合的指令格式及其运行
公开(公告)号：TW201520890A
公开(公告)日：2015-06-01
申请号：TW103135824
申请日：2011-12-07
申请人：英特爾股份有限公司 , INTEL CORPORATION
发明人：瓦倫泰羅柏 , VALENTINE, ROBERT , 聖安德里安耶穌 , SAN ADRIAN, JESUS CORBAL , 桑斯羅傑 , SANS, ROGER ESPASA , 凱文羅勃 , CAVIN, ROBERT D. , 托爾布萊特 , TOLL, BRET , 都蘭山堤雅哥 , DURAN, SANTIAGO GALAN , 威德梅爾傑佛瑞 , WIEDEMEIER, JEFFREY G. , 山姆卓拉沙海 , SAMUDRALA, SRIDHAR , 吉卡密林德 , GIRKAR, MILIND B. , 葛羅秋斯基愛德華 , GROCHOWSKI, EDWARD T. , 賀爾強納森 , HALL, JONATHAN C. , 布瑞福丹尼斯 , BRADFORD, DENNIS R. , 歐德亞麥德維爾艾蒙斯特阿法 , OULD-AHMED-VALL, ELMOUSTAPHA , 雅伯詹姆士 , ABEL, JAMES C. , 查尼馬克 , CHARNEY, MARK J. , 艾柏罕西仕 , ABRAHAM, SETH , 賽爾蘇利曼 , SAIR, SULEYMAN , 佛西斯安卓 , FORSYTH, ANDREW T. , 吳麗莎 , WU, LISA , 楊特查爾斯 , YOUNT, CHARLES
IPC分类号： G06F9/30
CPC分类号： G06F9/30181 , G06F9/3001 , G06F9/30014 , G06F9/30018 , G06F9/30032 , G06F9/30036 , G06F9/30047 , G06F9/30145 , G06F9/30149 , G06F9/30185 , G06F9/30192 , G06F9/34
摘要：本文揭露向量親和的指令格式及其執行。根據本發明之一實施例，處理器組態成執行指令集。指令集包括向量親和的指令格式。向量親和的指令格式具有複數欄位，包括基礎運算欄位、修飾符欄位、擴充運算欄位、及資料元件寬度欄位，其中第一指令格式透過在基礎運算欄位、修飾符欄位、阿爾發欄位、貝他欄位、及資料元件寬度欄位中放置不同值來支援基礎運算的不同版本及不同擴充運算，且其中在指令流中在第一指令格式中的指令之每一個出現上，在基礎運算欄位、修飾符欄位、阿爾發欄位、貝他欄位、及資料元件寬度欄位的每一者中僅可放置該些不同值的一個。
简体摘要：本文揭露矢量亲和的指令格式及其运行。根据本发明之一实施例，处理器组态成运行指令集。指令集包括矢量亲和的指令格式。矢量亲和的指令格式具有复数字段，包括基础运算字段、修饰符字段、扩充运算字段、及数据组件宽度字段，其中第一指令格式透过在基础运算字段、修饰符字段、阿尔发字段、贝他字段、及数据组件宽度字段中放置不同值来支持基础运算的不同版本及不同扩充运算，且其中在指令流中在第一指令格式中的指令之每一个出现上，在基础运算字段、修饰符字段、阿尔发字段、贝他字段、及数据组件宽度字段的每一者中仅可放置该些不同值的一个。

7. 发明专利

TWI463332B 在單一指令多資料之資料處理器中提供擴充尋址模式有权
简体标题：在单一指令多数据之数据处理器中提供扩充寻址模式
公开(公告)号：TWI463332B
公开(公告)日：2014-12-01
申请号：TW098119101
申请日：2009-06-08
申请人：飛思卡爾半導體公司 , FREESCALE SEMICONDUCTOR, INC.
发明人：摩伊爾威廉C , MOYER, WILLIAM C.
IPC分类号： G06F15/80
CPC分类号： G06F9/355 , G06F9/30036 , G06F9/30145 , G06F9/30167 , G06F9/34 , G06F9/3552

8. 发明专利

TW201243715A 向量親合的指令格式及其執行 VECTOR FRIENDLY INSTRUCTION FORMAT AND EXECUTION THEREOF 审中-公开
简体标题：矢量亲合的指令格式及其运行 VECTOR FRIENDLY INSTRUCTION FORMAT AND EXECUTION THEREOF
公开(公告)号：TW201243715A
公开(公告)日：2012-11-01
申请号：TW100145056
申请日：2011-12-07
申请人：英特爾股份有限公司
发明人：瓦倫泰羅柏 , 聖安德里安耶穌 , 桑斯羅傑 , 凱文羅勃 , 托爾布萊特 , 都蘭山堤雅哥 , 威德梅爾傑佛瑞 , 山姆卓拉沙海 , 吉卡密林德 , 葛羅秋斯基愛德華 , 賀爾強納森 , 布瑞福丹尼斯 , 歐德亞麥德維爾艾蒙斯特阿法 , 雅伯詹姆士 , 查尼馬克 , 艾柏罕西仕 , 賽爾蘇利曼 , 佛西斯安卓 , 吳麗莎 , 楊特查爾斯
IPC分类号： G06F
CPC分类号： G06F9/30181 , G06F9/3001 , G06F9/30014 , G06F9/30018 , G06F9/30032 , G06F9/30036 , G06F9/30047 , G06F9/30145 , G06F9/30149 , G06F9/30185 , G06F9/30192 , G06F9/34
摘要：本文揭露向量親和的指令格式及其執行。根據本發明之一實施例,處理器組態成執行指令集。指令集包括向量親和的指令格式。向量親和的指令格式具有複數欄位,包括基礎運算欄位、修飾符欄位、擴充運算欄位、及資料元件寬度欄位,其中第一指令格式透過在基礎運算欄位、修飾符欄位、阿爾發欄位、貝他欄位、及資料元件寬度欄位中放置不同値來支援基礎運算的不同版本及不同擴充運算,且其中在指令流中在第一指令格式中的指令之每一個出現上,在基礎運算欄位、修飾符欄位、阿爾發欄位、貝他欄位、及資料元件寬度欄位的每一者中僅可放置該些不同値的一個。
简体摘要：本文揭露矢量亲和的指令格式及其运行。根据本发明之一实施例,处理器组态成运行指令集。指令集包括矢量亲和的指令格式。矢量亲和的指令格式具有复数字段,包括基础运算字段、修饰符字段、扩充运算字段、及数据组件宽度字段,其中第一指令格式透过在基础运算字段、修饰符字段、阿尔发字段、贝他字段、及数据组件宽度字段中放置不同値来支持基础运算的不同版本及不同扩充运算,且其中在指令流中在第一指令格式中的指令之每一个出现上,在基础运算字段、修饰符字段、阿尔发字段、贝他字段、及数据组件宽度字段的每一者中仅可放置该些不同値的一个。

9. 发明专利

TW201023033A 間接暫存器存取之系統及方法 SYSTEM AND METHOD OF INDIRECT REGISTER ACCESS 审中-公开
简体标题：间接寄存器存取之系统及方法 SYSTEM AND METHOD OF INDIRECT REGISTER ACCESS
公开(公告)号：TW201023033A
公开(公告)日：2010-06-16
申请号：TW098134535
申请日：2009-10-12
申请人：美光科技公司
发明人：諾耶思哈洛德B , 裘瑞卡馬克 , 哈金斯賈文
IPC分类号： G06F
CPC分类号： G06F9/35 , G06F9/30098 , G06F9/3012 , G06F9/30138 , G06F9/34
摘要：本發明提供用於管理對暫存器之存取之系統及方法。一系統可包含一組直接暫存器及一組間接暫存器。該等間接暫存器可透過該等直接暫存器來存取,且該等直接暫存器可提供用以提供對該等間接暫存器之更快速存取之各種特徵。該等直接暫存器中之一者可指示用於存取該等間接暫存器之存取模式。該等存取模式可包含自動遞增、自動遞減、自動重設及不改變模式。基於該存取模式,當前存取之位址可在存取該位址處之間接暫存器之後被自動修改。
简体摘要：本发明提供用于管理对寄存器之存取之系统及方法。一系统可包含一组直接寄存器及一组间接寄存器。该等间接寄存器可透过该等直接寄存器来存取,且该等直接寄存器可提供用以提供对该等间接寄存器之更快速存取之各种特征。该等直接寄存器中之一者可指示用于存取该等间接寄存器之存取模式。该等存取模式可包含自动递增、自动递减、自动重设及不改变模式。基于该存取模式,当前存取之位址可在存取该位址处之间接寄存器之后被自动修改。

10. 发明专利

TWI325542B 資料存取程式指令編譯 DATA ACCESS PROGRAM INSTRUCTION ENCODING 有权
简体标题：数据存取进程指令编译 DATA ACCESS PROGRAM INSTRUCTION ENCODING
公开(公告)号：TWI325542B
公开(公告)日：2010-06-01
申请号：TW093102677
申请日：2004-02-05
申请人： ARM股份有限公司
发明人：希爾大衛詹姆士 , 瓦絲金維拉迪彌爾
IPC分类号： G06F
CPC分类号： G06F9/30043 , G06F9/30145 , G06F9/3016 , G06F9/30167 , G06F9/34 , G06F9/355
摘要：所揭示為提供一回應資料存取指令以執行資料存取作業的資料處理系統2。這些資料存取指令具有一利用一12-位元的偏移欄位但含有一固定的定址模式之第一形式及一第二形式，該第二形式利用一較短8-位元的偏移欄位但含有在這資料存取指令之一操控模式控制欄位內所指定的一定址模式。 A data processing system 2 is provided which is responsive to data access instructions to perform data access operations. These data instructions have a first form utilizing a 12-bit offset field but with a fixed addressing mode and a second form utilizing a shorter 8-bit offset field but with an addressing mode specified within a manipulation mode control field of the data access instruction. 【創作特點】從本發明的一態樣所觀察到，本發明提供用於處理資料的設備，該設備包含：一暫存器庫，其係具有一或更多可操作的暫存器以保持各自資料值；一資料存取電路，其係可操作以執行資料存取作業，該資料存取作業係在該設備和在一記憶體電路內經定址的記憶體位置之間傳送一或更多資料值；及一指令解碼器，其係可回應資料存取程式指令而控制該資料存取電路以執行各自的資料存取作業，該每一資料存取程式指令包括指定一偏移值的一位址偏移欄位及包括指定在該暫存器庫內之一基底位址暫存器的一基底暫存器欄位，並且在該資料存取程式指令執行的時候，該每一資料存取程式指令指定一操控以被執行在該偏移值和在該基底位址暫存器中所保持的一基底位址值上以形成在該記憶體電路內被存取的一記憶體位址值；其中該資料存取程式指令具有以下項目：(i)一第一形式，其係包括具第一偏移欄位長度的一位址偏移欄位；及(ii)一第二形式，其係包括具一第二偏移欄位長度的一位址偏移欄位，該第一位址偏移欄位長度係大於該第二位址偏移欄位長度，並且該第一形式係能夠比該第二形式指定要被執行在該基底位址值和該偏移值上之一更少數目的可能操控。
本發明認知實際上大多數的程式設計師及編譯器不會將資料存取指令所提供的予大量偏移值欄位和大數量的操控模式選擇作大量可能性的一致運用之。更特言之，作為一例，低偏移值係比高偏移值更常見。此外，以將偏移加至該基底暫存器值的簡單偏移定址比任何其他類型的操控更常見。同時出現兩或更多不太普遍的定址選擇(例如大偏移值及指標後定址)係非常罕見的。程式的統計分析指出所用指令類型分佈不一致係程式的一般特徵，並非特定程式或特定編譯器策略的特徵。本發明認知且開發這個特徵。尤其本發明提供資料存取程式指令，其係具有含一長偏移欄位和少數位址操控選擇(或僅一者)之一第一形式以及具一較短偏移欄位但較大數量的位址操控選擇之一第二形式。因此，當維持指令直接提供在壓倒性大多數環境環境中所欲作業的可用性時，可減少藉由資料存取指令所利用的編碼位元空間總量。
在較佳的實施例中，該操控藉由下列項目之一者形成一經修正的位址值：添加該偏移值至該基底位址值；及從該基底位址值減去該偏移值。
在較佳的實施例中，該操控也允許一資料存取作業進行下列選項的至少一者：使用該基底位址值作為該記憶體位址值；使用該經修正的位址值作為該記憶體位址值；使用該基底位址值並且使該經修正的位址值寫回至該基底暫存器作為該記憶體位址值；及使用經修正的位址值並且使該經修正的位址值寫回至該基底暫存器作為該記憶體位址值。
在較佳的實施例中，該設備可在多個模式下操作，其中至少一模式是有優先特權的及至少一模式是沒優先特權的，資料存取被標記為具優先特權或沒具優先特權之任一者以讓程式碼對該記憶體電路被賦予不同的存取層級。
在較佳的實施例中，無論目前的模式為何，該操控的至少一形式讓一記憶體存取被強制為沒具優先特權。
須知本技術以用來指定一操控以施用於該定址模式的編碼位元空間交換對照用來指定一偏移植的編碼位元空間，尤其較佳的實施例為其中指令的第一形式係以一固定操控來作業的那些實施例，該固定操控依此在指令內不必要一操控模式控制欄位，並指令的第二形式包括一操控模式控制欄位，其係指定在可使用的多個不同操控模式之其中一者。
須知可用於指令的第一形式及指令的第二形式兩者之任何操控造成編碼位元空間之沒效率的使用，因可執行的任何資料存取作業會在指令的第二形式中使用這樣的一操控會被執行與在指令的第一形式中使用相同的操控一樣地好。在較佳的實施例中，由該第一形式及第二形式所提供操控組係沒有連貫的。
從本發明的另一態樣所觀察到，本發明提供處理資料的一方法，該方法包含以下步驟為：在一暫存器庫的一或更多暫存器之各自暫存器內保持資料值步驟，該暫存器庫形成一資料處理設備的部分；以一資料存取電路來執行資料存取作業步驟，其係在該資料處理設備和在一記憶體電路內經定址的記憶體位置之間傳送一或更多資料值；及為回應資料存取程式指令，以一指令解碼器來控制該資料存取電路以執行各自的資料存取作業步驟，該每一資料存取程式指令包括指定一偏移值的一位址偏移欄位及包括指定在該暫存器庫內之一基底位址暫存器的一基底暫存器欄位，並且在該資料存取程式指令執行的時候，其指定一操控以被執行在該偏移值和在該基底位址暫存器中所保持的一基底位址值上以形成在該記憶體電路內被存取的一記憶體位址值；其中該資料存取程式指令具有下列項目：(i)一第一形式，其係包括具一第一偏移欄位長度的一位址偏移欄位；及(ii)一第二形式，其係包括具一第二偏移欄位長度的一位址偏移欄位，該第一位址偏移欄位長度係大於該第二位址偏移欄位長度，並且該第一形式係能夠比該第二形式指定要被執行在該基底位址值和該偏移值上之一更少數目的可能操控。
從本發明的更進一步態樣所觀察到，本發明提供一電腦程式產品，其係具一電腦程式可操作以控制一資料處理設備，該電腦程式係對在一暫存器庫的一或更多暫存器之各自暫存器內的操控保持一或更多資料值，其至少包含：資料存取程式碼，其係以一資料存取電路可操作來執行資料存取作業而在該資料處理設備和一記憶體電路內之定址的記憶體位置之間傳送一或更多資料值；及該資料存取程式碼包括多個資料存取程式指令，該每一資料存取程式指令包括指定一偏移值的一位址偏移欄位及包括指定在該暫存器庫內之一基底位址暫存器的一基底暫存器欄位，並且在該資料存取程式指令執行的時候，其指定一操控以被執行在該偏移值和在該基底位址暫存器中所保持的一基底位址值上以形成在該記憶體電路內被存取的一記憶體位址值；其中該資料存取程式指令具有下列項目：(i)一第一形式，其係包括具一第一偏移欄位長度的一位址偏移欄位；及(ii)一第二形式，其係包括具一第二偏移欄位長度的一位址偏移欄位，該第一位址偏移欄位長度係大於該第二位址偏移欄位長度，並且該第一形式係能夠比該第二形式指定要被執行在該基底位址值和該偏移值上之一更少數目的可能操控。
這上述及本發明的其他目的、特色和優點將從下面要關於附圖一起閱讀之說明性實施例的詳述而顯而易見。
简体摘要：所揭示为提供一回应数据存取指令以运行数据存取作业的数据处理系统2。这些数据存取指令具有一利用一12-比特的偏移字段但含有一固定的寻址模式之第一形式及一第二形式，该第二形式利用一较短8-比特的偏移字段但含有在这数据存取指令之一操控模式控制字段内所指定的一寻址模式。 A data processing system 2 is provided which is responsive to data access instructions to perform data access operations. These data instructions have a first form utilizing a 12-bit offset field but with a fixed addressing mode and a second form utilizing a shorter 8-bit offset field but with an addressing mode specified within a manipulation mode control field of the data access instruction. 【创作特点】从本发明的一态样所观察到，本发明提供用于处理数据的设备，该设备包含：一寄存器库，其系具有一或更多可操作的寄存器以保持各自数据值；一数据存取电路，其系可操作以运行数据存取作业，该数据存取作业系在该设备和在一内存电路内经寻址的内存位置之间发送一或更多数据值；及一指令译码器，其系可回应数据存取进程指令而控制该数据存取电路以运行各自的数据存取作业，该每一数据存取进程指令包括指定一偏移值的一位址偏移字段及包括指定在该寄存器库内之一基底位址寄存器的一基底寄存器字段，并且在该数据存取进程指令运行的时候，该每一数据存取进程指令指定一操控以被运行在该偏移值和在该基底位址寄存器中所保持的一基底位址值上以形成在该内存电路内被存取的一内存位址值；其中该数据存取进程指令具有以下项目：(i)一第一形式，其系包括具第一偏移字段长度的一位址偏移字段；及(ii)一第二形式，其系包括具一第二偏移字段长度的一位址偏移字段，该第一位址偏移字段长度系大于该第二位址偏移字段长度，并且该第一形式系能够比该第二形式指定要被运行在该基底位址值和该偏移值上之一更少数目的可能操控。本发明认知实际上大多数的程序员及编译器不会将数据存取指令所提供的予大量偏移值字段和大数量的操控模式选择作大量可能性的一致运用之。更特言之，作为一例，低偏移值系比高偏移值更常见。此外，以将偏移加至该基底寄存器值的简单偏移寻址比任何其他类型的操控更常见。同时出现两或更多不太普遍的寻址选择(例如大偏移值及指针后寻址)系非常罕见的。进程的统计分析指出所用指令类型分布不一致系进程的一般特征，并非特定进程或特定编译器策略的特征。本发明认知且开发这个特征。尤其本发明提供数据存取进程指令，其系具有含一长偏移字段和少数码址操控选择(或仅一者)之一第一形式以及具一较短偏移字段但较大数量的位址操控选择之一第二形式。因此，当维持指令直接提供在压倒性大多数环境环境中所欲作业的可用性时，可减少借由数据存取指令所利用的编码比特空间总量。在较佳的实施例中，该操控借由下列项目之一者形成一经修正的位址值：添加该偏移值至该基底位址值；及从该基底位址值减去该偏移值。在较佳的实施例中，该操控也允许一数据存取作业进行下列选项的至少一者：使用该基底位址值作为该内存位址值；使用该经修正的位址值作为该内存位址值；使用该基底位址值并且使该经修正的位址值写回至该基底寄存器作为该内存位址值；及使用经修正的位址值并且使该经修正的位址值写回至该基底寄存器作为该内存位址值。在较佳的实施例中，该设备可在多个模式下操作，其中至少一模式是有优先特权的及至少一模式是没优先特权的，数据存取被标记为具优先特权或没具优先特权之任一者以让代码对该内存电路被赋予不同的存取层级。在较佳的实施例中，无论目前的模式为何，该操控的至少一形式让一内存存取被强制为没具优先特权。须知本技术以用来指定一操控以施用于该寻址模式的编码比特空间交换对照用来指定一偏移植的编码比特空间，尤其较佳的实施例为其中指令的第一形式系以一固定操控来作业的那些实施例，该固定操控依此在指令内不必要一操控模式控制字段，并指令的第二形式包括一操控模式控制字段，其系指定在可使用的多个不同操控模式之其中一者。须知可用于指令的第一形式及指令的第二形式两者之任何操控造成编码比特空间之没效率的使用，因可运行的任何数据存取作业会在指令的第二形式中使用这样的一操控会被运行与在指令的第一形式中使用相同的操控一样地好。在较佳的实施例中，由该第一形式及第二形式所提供操控组系没有连贯的。从本发明的另一态样所观察到，本发明提供处理数据的一方法，该方法包含以下步骤为：在一寄存器库的一或更多寄存器之各自寄存器内保持数据值步骤，该寄存器库形成一数据处理设备的部分；以一数据存取电路来运行数据存取作业步骤，其系在该数据处理设备和在一内存电路内经寻址的内存位置之间发送一或更多数据值；及为回应数据存取进程指令，以一指令译码器来控制该数据存取电路以运行各自的数据存取作业步骤，该每一数据存取进程指令包括指定一偏移值的一位址偏移字段及包括指定在该寄存器库内之一基底位址寄存器的一基底寄存器字段，并且在该数据存取进程指令运行的时候，其指定一操控以被运行在该偏移值和在该基底位址寄存器中所保持的一基底位址值上以形成在该内存电路内被存取的一内存位址值；其中该数据存取进程指令具有下列项目：(i)一第一形式，其系包括具一第一偏移字段长度的一位址偏移字段；及(ii)一第二形式，其系包括具一第二偏移字段长度的一位址偏移字段，该第一位址偏移字段长度系大于该第二位址偏移字段长度，并且该第一形式系能够比该第二形式指定要被运行在该基底位址值和该偏移值上之一更少数目的可能操控。从本发明的更进一步态样所观察到，本发明提供一电脑进程产品，其系具一电脑进程可操作以控制一数据处理设备，该电脑进程系对在一寄存器库的一或更多寄存器之各自寄存器内的操控保持一或更多数据值，其至少包含：数据存取代码，其系以一数据存取电路可操作来运行数据存取作业而在该数据处理设备和一内存电路内之寻址的内存位置之间发送一或更多数据值；及该数据存取代码包括多个数据存取进程指令，该每一数据存取进程指令包括指定一偏移值的一位址偏移字段及包括指定在该寄存器库内之一基底位址寄存器的一基底寄存器字段，并且在该数据存取进程指令运行的时候，其指定一操控以被运行在该偏移值和在该基底位址寄存器中所保持的一基底位址值上以形成在该内存电路内被存取的一内存位址值；其中该数据存取进程指令具有下列项目：(i)一第一形式，其系包括具一第一偏移字段长度的一位址偏移字段；及(ii)一第二形式，其系包括具一第二偏移字段长度的一位址偏移字段，该第一位址偏移字段长度系大于该第二位址偏移字段长度，并且该第一形式系能够比该第二形式指定要被运行在该基底位址值和该偏移值上之一更少数目的可能操控。这上述及本发明的其他目的、特色和优点将从下面要关于附图一起阅读之说明性实施例的详述而显而易见。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式