专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI618941B 試驗裝置、試驗訊號供給裝置、試驗方法及電腦可讀取記錄媒體有权
简体标题：试验设备、试验信号供给设备、试验方法及电脑可读取记录媒体
公开(公告)号：TWI618941B
公开(公告)日：2018-03-21
申请号：TW105105149
申请日：2016-02-22
申请人：愛德萬測試股份有限公司 , ADVANTEST CORPORATION
发明人：高橋公二 , TAKAHASHI, KOJI
IPC分类号： G01R31/3183 , G01R31/28
CPC分类号： G01R31/3177 , G01R31/31707 , G01R31/318371 , G01R31/31908 , G01R31/31917 , G01R31/31919 , G01R31/31921

2. 发明专利

TWI385403B 測試裝置以及測試方法失效
简体标题：测试设备以及测试方法
公开(公告)号：TWI385403B
公开(公告)日：2013-02-11
申请号：TW098110476
申请日：2009-03-30
申请人：愛德萬測試股份有限公司 , ADVANTEST CORPORATION
发明人：村田清志 , MURATA, KIYOSHI , 菅谷智之 , SUGAYA, TOMOYUKI , 阿卡塔魯撒米 , AKHTAR, SAMI
IPC分类号： G01R31/28
CPC分类号： G01R31/31907 , G01R31/31917

3. 发明专利

TWI374276B 用於電子元件之以模型為基礎的測試法 MODEL BASED TESTING FOR ELECTRONIC DEVICES 有权
简体标题：用于电子组件之以模型为基础的测试法 MODEL BASED TESTING FOR ELECTRONIC DEVICES
公开(公告)号：TWI374276B
公开(公告)日：2012-10-11
申请号：TW094129303
申请日：2005-08-26
申请人：愛德萬測試(新加坡)私人有限公司
发明人：赫希亞傑 , 杜菲拉洛尼可拉斯B , 傑佛森史丹利T , 巴福德里A
IPC分类号： G01R
CPC分类号： G01R31/319 , G01R31/31917 , G01R31/3193
摘要：該以模型為基礎的測試法可測試產品裝置與一裝置設計之性能規格的一致性。該等產品裝置係依據該裝置設計以一製法來製成。於該方法中，一依據該裝置設計及性能規格的簡單模型會被形成導出，一用來測試該等產品裝置的刺激會被指定，且各產品裝置會被測試。該模型具有一基本函數，及該基本函數的模型參數。該等模型參數係取決於該製法，而在該各產品裝置中的值並不相同。一產品裝置係如下來測試：測量該產品裝置對該刺激的反應；使用該模型由所測得的反應與該刺激來獲取該產品裝置的模型參數值；及使用所獲取的模型參數值來檢核該產品裝置與性能規格的一致性。
简体摘要：该以模型为基础的测试法可测试产品设备与一设备设计之性能规格的一致性。该等产品设备系依据该设备设计以一制法来制成。于该方法中，一依据该设备设计及性能规格的简单模型会被形成导出，一用来测试该等产品设备的刺激会被指定，且各产品设备会被测试。该模型具有一基本函数，及该基本函数的模型参数。该等模型参数系取决于该制法，而在该各产品设备中的值并不相同。一产品设备系如下来测试：测量该产品设备对该刺激的反应；使用该模型由所测得的反应与该刺激来获取该产品设备的模型参数值；及使用所获取的模型参数值来检核该产品设备与性能规格的一致性。

4. 发明专利

TWI371594B 測試裝置與測試方法 TESTING DEVICE AND TESTING METHOD 有权
简体标题：测试设备与测试方法 TESTING DEVICE AND TESTING METHOD
公开(公告)号：TWI371594B
公开(公告)日：2012-09-01
申请号：TW094109065
申请日：2005-03-24
申请人：愛德萬測試股份有限公司
发明人：山田益弘 , 佐藤和彥 , 大澤俊美
IPC分类号： G01R
CPC分类号： G11C29/56004 , G01R31/31917 , G11C29/56 , G11C2029/5606
摘要：本發明所屬的測試裝置具備：圖樣產生器，其產生一種供給至多個被測試記憶體中的位址信號和資料信號以及產生一種期待值信號；多個邏輯比較器，其在多個被測試記憶體所輸出的輸出信號和該期待值信號不一致時產生一種失效資料；多個失效記憶體，其儲存著多個邏輯比較器所產生的失效資料；多個記憶體控制器，其依據多個失效記憶體所儲存的失效資料以產生被測試記憶體的不良位址顯示用的不良位址資訊；多個通用緩衝記憶體，其儲存著多個記憶體控制器所產生的不良位址資訊；以及多個不良資訊寫入部，其將不良資訊同時寫入至多個被測試裝置之多個通用緩衝記憶體中所儲存的不良位址資訊所示的不良位址中。
简体摘要：本发明所属的测试设备具备：图样产生器，其产生一种供给至多个被测试内存中的位址信号和数据信号以及产生一种期待值信号；多个逻辑比较器，其在多个被测试内存所输出的输出信号和该期待值信号不一致时产生一种失效数据；多个失效内存，其存储着多个逻辑比较器所产生的失效数据；多个内存控制器，其依据多个失效内存所存储的失效数据以产生被测试内存的不良位址显示用的不良位址信息；多个通用缓冲内存，其存储着多个内存控制器所产生的不良位址信息；以及多个不良信息写入部，其将不良信息同时写入至多个被测试设备之多个通用缓冲内存中所存储的不良位址信息所示的不良位址中。

5. 发明专利

TW200951467A 測試裝置以及測試方法 TEST DEVICE AND TEST METHOD 失效
简体标题：测试设备以及测试方法 TEST DEVICE AND TEST METHOD
公开(公告)号：TW200951467A
公开(公告)日：2009-12-16
申请号：TW098110476
申请日：2009-03-30
申请人：愛德萬測試股份有限公司
发明人：村田清志 , 菅谷智之 , 阿卡塔魯撒米
IPC分类号： G01R
CPC分类号： G01R31/31907 , G01R31/31917
摘要：本發明提供一種測試裝置，其以使測試裝置全體的測試效率提高作為目的。此測試裝置包括：多個圖案生成部，生成施加至被測試裝置之測試圖案；群控制部，控制多個圖案生成部中一群的圖案生成部且接收此控制下的圖案生成部所發出的信號，以生成控制信號；範圍資訊儲存部，儲存著範圍資訊，此範圍資訊顯示多個圖案生成部中獨立的一個被測試裝置的測試中所提供的圖案生成部的範圍；以及統合控制部，接收由群控制部而來的控制信號，且依據所述範圍資訊來對已發出信號的圖案生成部、以及同時將測試圖案施加至一個被測試裝置的其它圖案生成部進行判斷，以控制對其它圖案生成部進行控制的其它的群控制部的動作來作為對控制信號的響應。
简体摘要：本发明提供一种测试设备，其以使测试设备全体的测试效率提高作为目的。此测试设备包括：多个图案生成部，生成施加至被测试设备之测试图案；群控制部，控制多个图案生成部中一群的图案生成部且接收此控制下的图案生成部所发出的信号，以生成控制信号；范围信息存储部，存储着范围信息，此范围信息显示多个图案生成部中独立的一个被测试设备的测试中所提供的图案生成部的范围；以及统合控制部，接收由群控制部而来的控制信号，且依据所述范围信息来对已发出信号的图案生成部、以及同时将测试图案施加至一个被测试设备的其它图案生成部进行判断，以控制对其它图案生成部进行控制的其它的群控制部的动作来作为对控制信号的响应。

6. 发明专利

TWI317818B 具有圖樣記憶體的測試裝置以及用來對被測試元件進行測試所用的測試方法 TESTING DEVICE HAVING A PATTERN MEMORY AND TESTING METHOD FOR TESTING A DEVICE UNDER TEST 失效
简体标题：具有图样内存的测试设备以及用来对被测试组件进行测试所用的测试方法 TESTING DEVICE HAVING A PATTERN MEMORY AND TESTING METHOD FOR TESTING A DEVICE UNDER TEST
公开(公告)号：TWI317818B
公开(公告)日：2009-12-01
申请号：TW095105876
申请日：2006-02-22
申请人：愛德萬測試股份有限公司
发明人：藤崎健一
IPC分类号： G01R , G06F , G11C
CPC分类号： G11C29/56004 , G01R31/31917 , G11C29/56 , G11C29/56008 , G11C2029/5606
摘要：本發明提供一種用來對被測試元件進行測試所用的測試裝置，其具備：圖樣記憶體，其儲存著應輸出至被測試元件中的資料；元件判定部，其依據被測試元件所輸出的輸出信號以判定被測試元件的良否；個數資訊儲存部，其儲存著以圖樣記憶體中應儲存的輸入資料中所含有的高(H)邏輯資料的個數為基準的個數資訊；計數器，圖樣記憶體接收此輸出至被測試元件中的輸出資料時，此計數器對輸出資料中所含有的高邏輯資料的個數進行計算；以及圖樣記憶體判定部，在個數資訊儲存部所儲存的輸入資料的個數資訊和計數器已計數的高邏輯資料的個數相一致時，此圖樣記憶體判定部即判定圖樣記憶體所儲存的資料為正確。 This invention provides a testing device which tests a tested device. The present invention includes a pattern memory which stores the data that should be outputted to the tested device, a device－judgment section which judges whether the tested device is good or not according to the output signal outputted by the tested device a number－information storage section which stores the number－information based on the number of the high logical data contained in the input data that should be stored by the pattern memory, a counter which receives the output data outputted by the pattern memory to the tested device and counts the number of the high logical data contained in the input data, and a pattern－memory judging section which judges whether the data stored by the pattern memory is correct when the number－information of the input data stored by the number－information storage section is consistent with the number of the high logical data counted by the counter. 【創作特點】近年，半導體記憶體等的容量增加，使用圖樣記憶體所儲存的資料以進行測試時，圖樣記憶體需要具備大的容量。因此，就圖樣記憶體所儲存的全部的資料而言，保證”存在著正確的資料”是困難的。例如，由於圖樣記憶體的軟性(soft)錯誤等的原因，則已儲存的資料中發生錯誤的可能性會大大地提高。又，若圖樣記憶體中所儲存的資料重複地使用多次以進行測試時，則錯誤所產生的資料會有重複使用的情況發生。
測試時，若只使用圖樣記憶體所儲存的資料作為期待值信號，則即使此期待值信號中發生錯誤，由於仍可檢出此期待值信號和輸出信號的不一致，則測試時即可檢出上述之錯誤。然而，在唯讀記憶體(ROM)測試時，使用圖樣記憶體中所儲存的資料以作為ROM的寫入資料，即使在使用此資料以作為期待值信號時，測試時仍不能檢出此資料的錯誤，此錯誤的資料仍會寫入至ROM中。然後，當該ROM組裝至實際使用的系統中時，此系統不能正確地動作而成為一種大的問題。
因此，本發明的目的是提供一種可解決上述問題的測試裝置和測試方法。此目的藉由申請專利範圍的獨立項中所記載的特徵的組合來達成。又，申請專利範圍各依附項規定了本發明更有利的具體例。
為解決上述的問題，在本發明的第1形式中提供一種測試裝置，此用來對被測試元件進行測試所用的測試裝置具備：圖樣記憶體，其儲存著應輸出至被測試元件中的資料；元件判定部，其依據被測試元件所輸出的輸出信號以判定被測試元件的良否；個數資訊儲存部，其儲存著以圖樣記憶體中應儲存的輸入資料中所含有的高(H)邏輯資料的個數為基準的個數資訊；計數器，圖樣記憶體接收此輸出至被測試元件中的輸出資料時，此計數器對輸出資料中所含有的高邏輯資料的個數進行計算；以及圖樣記憶體判定部，在個數資訊儲存部所儲存的輸入資料的個數資訊和計數器已計數的高邏輯資料的個數相一致時，此圖樣記憶體判定部即判定圖樣記憶體所儲存的資料為正確。
在圖樣記憶體判定部判定此圖樣記憶體所儲存的資料是正確時，則元件判定部即可依據被測試元件所輸出的輸出信號來判定此被測試元件的良否。
此測試裝置更具備一種計數選擇部，其接收所需的輸入資料和輸出資料，此輸入資料寫入至圖樣記憶體中時，此計數選擇部選取此輸入資料以供給至計數器中，且在此計數器中取得此輸入資料的個數資訊，在圖樣記憶體將此輸出資料輸出時，此計數選擇部選取此輸出資料以供給至計數器中。個數資訊儲存部亦可儲存著此計數器已取得的輸入資料的個數資訊。
輸入資料和輸出資料的字(word)具有多個位元。計數器亦可對各字中每一個位元位置進行高邏輯資料的計數，以取得每個位元位置的高邏輯資料的計數值而作為個數資訊。
對應於一字之中的多個位元位置而設有多個計數器，各計數器對相對應的位元位置之高邏輯資料進行計數。個數資訊儲存部亦可對應於多個計數器而設有多個，以儲存著相對應的計數器針對輸入資料而已完成計數的高邏輯資料的個數。
圖樣記憶體判定部亦可具有：比較器，其在每個位元位置對輸入資料的個數資訊和輸出資料的個數資訊進行比較，此種比較器對應於多個位元位置而設有多個；以及判定器，其在多個比較器中的比較結果顯示出全部一致時，則判定此圖樣記憶體所儲存的資料為正確。
本發明的第2實施形式中提供一種測試方法，此用來對被測試元件進行測試所用的測試方法具備：資料儲存步驟，其使應輸出至被測試元件中的資料儲存在圖樣記憶體中；元件判定步驟，其依據被測試元件所輸出的輸出信號，以判定此被測試元件的良否；個數儲存步驟，其儲存著圖樣記憶體應儲存的輸入資料中所含有的高邏輯資料的個數為基準的個數資訊；計數步驟，其接收此圖樣記憶體輸出至被測試元件中的輸出資料，以取得此輸出資料的個數資訊；以及圖樣記憶體判定步驟，其對個數儲存步驟中已儲存的輸入資料的個數資訊以及計數步驟中已取得的輸出資料的個數資訊進行比較，以判定此圖樣記憶體中已儲存的資料是否正確。
又，上記的發明的概要未列舉本發明的必要的特徵的全部，這些特徵群的下位組合(sub－combination)亦屬本發明。
依據本發明，可防止”使用錯誤的輸出資料信號來對被測試元件進行測試”。又，以ROM作為被測試元件來進行測試時，可使已寫入錯誤資料的ROM不致於上市。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
简体摘要：本发明提供一种用来对被测试组件进行测试所用的测试设备，其具备：图样内存，其存储着应输出至被测试组件中的数据；组件判定部，其依据被测试组件所输出的输出信号以判定被测试组件的良否；个数信息存储部，其存储着以图样内存中应存储的输入数据中所含有的高(H)逻辑数据的个数为基准的个数信息；计数器，图样内存接收此输出至被测试组件中的输出数据时，此计数器对输出数据中所含有的高逻辑数据的个数进行计算；以及图样内存判定部，在个数信息存储部所存储的输入数据的个数信息和计数器已计数的高逻辑数据的个数相一致时，此图样内存判定部即判定图样内存所存储的数据为正确。 This invention provides a testing device which tests a tested device. The present invention includes a pattern memory which stores the data that should be outputted to the tested device, a device－judgment section which judges whether the tested device is good or not according to the output signal outputted by the tested device a number－information storage section which stores the number－information based on the number of the high logical data contained in the input data that should be stored by the pattern memory, a counter which receives the output data outputted by the pattern memory to the tested device and counts the number of the high logical data contained in the input data, and a pattern－memory judging section which judges whether the data stored by the pattern memory is correct when the number－information of the input data stored by the number－information storage section is consistent with the number of the high logical data counted by the counter. 【创作特点】近年，半导体内存等的容量增加，使用图样内存所存储的数据以进行测试时，图样内存需要具备大的容量。因此，就图样内存所存储的全部的数据而言，保证”存在着正确的数据”是困难的。例如，由于图样内存的软性(soft)错误等的原因，则已存储的数据中发生错误的可能性会大大地提高。又，若图样内存中所存储的数据重复地使用多次以进行测试时，则错误所产生的数据会有重复使用的情况发生。测试时，若只使用图样内存所存储的数据作为期待值信号，则即使此期待值信号中发生错误，由于仍可检出此期待值信号和输出信号的不一致，则测试时即可检出上述之错误。然而，在唯读内存(ROM)测试时，使用图样内存中所存储的数据以作为ROM的写入数据，即使在使用此数据以作为期待值信号时，测试时仍不能检出此数据的错误，此错误的数据仍会写入至ROM中。然后，当该ROM组装至实际使用的系统中时，此系统不能正确地动作而成为一种大的问题。因此，本发明的目的是提供一种可解决上述问题的测试设备和测试方法。此目的借由申请专利范围的独立项中所记载的特征的组合来达成。又，申请专利范围各依附项规定了本发明更有利的具体例。为解决上述的问题，在本发明的第1形式中提供一种测试设备，此用来对被测试组件进行测试所用的测试设备具备：图样内存，其存储着应输出至被测试组件中的数据；组件判定部，其依据被测试组件所输出的输出信号以判定被测试组件的良否；个数信息存储部，其存储着以图样内存中应存储的输入数据中所含有的高(H)逻辑数据的个数为基准的个数信息；计数器，图样内存接收此输出至被测试组件中的输出数据时，此计数器对输出数据中所含有的高逻辑数据的个数进行计算；以及图样内存判定部，在个数信息存储部所存储的输入数据的个数信息和计数器已计数的高逻辑数据的个数相一致时，此图样内存判定部即判定图样内存所存储的数据为正确。在图样内存判定部判定此图样内存所存储的数据是正确时，则组件判定部即可依据被测试组件所输出的输出信号来判定此被测试组件的良否。此测试设备更具备一种计数选择部，其接收所需的输入数据和输出数据，此输入数据写入至图样内存中时，此计数选择部选取此输入数据以供给至计数器中，且在此计数器中取得此输入数据的个数信息，在图样内存将此输出数据输出时，此计数选择部选取此输出数据以供给至计数器中。个数信息存储部亦可存储着此计数器已取得的输入数据的个数信息。输入数据和输出数据的字(word)具有多个比特。计数器亦可对各字中每一个比特位置进行高逻辑数据的计数，以取得每个比特位置的高逻辑数据的计数值而作为个数信息。对应于一字之中的多个比特位置而设有多个计数器，各计数器对相对应的比特位置之高逻辑数据进行计数。个数信息存储部亦可对应于多个计数器而设有多个，以存储着相对应的计数器针对输入数据而已完成计数的高逻辑数据的个数。图样内存判定部亦可具有：比较器，其在每个比特位置对输入数据的个数信息和输出数据的个数信息进行比较，此种比较器对应于多个比特位置而设有多个；以及判定器，其在多个比较器中的比较结果显示出全部一致时，则判定此图样内存所存储的数据为正确。本发明的第2实施形式中提供一种测试方法，此用来对被测试组件进行测试所用的测试方法具备：数据存储步骤，其使应输出至被测试组件中的数据存储在图样内存中；组件判定步骤，其依据被测试组件所输出的输出信号，以判定此被测试组件的良否；个数存储步骤，其存储着图样内存应存储的输入数据中所含有的高逻辑数据的个数为基准的个数信息；计数步骤，其接收此图样内存输出至被测试组件中的输出数据，以取得此输出数据的个数信息；以及图样内存判定步骤，其对个数存储步骤中已存储的输入数据的个数信息以及计数步骤中已取得的输出数据的个数信息进行比较，以判定此图样内存中已存储的数据是否正确。又，上记的发明的概要未枚举本发明的必要的特征的全部，这些特征群的下位组合(sub－combination)亦属本发明。依据本发明，可防止”使用错误的输出数据信号来对被测试组件进行测试”。又，以ROM作为被测试组件来进行测试时，可使已写入错误数据的ROM不致于上市。为让本发明之上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

7. 发明专利

TW200624840A 用於電子元件之以模型為基礎的測試法 MODEL BASED TESTING FOR ELECTRONIC DEVICES 审中-公开
简体标题：用于电子组件之以模型为基础的测试法 MODEL BASED TESTING FOR ELECTRONIC DEVICES
公开(公告)号：TW200624840A
公开(公告)日：2006-07-16
申请号：TW094129303
申请日：2005-08-26
申请人：安捷倫科技公司 AGILENT TECHNOLOGIES, INC.
发明人：赫希亞傑 KHOCHE, AJAY , 杜菲拉洛尼可拉斯B. TUFILLARO, NICHOLAS B. , 傑佛森史丹利T. JEFFERSON, STANLEY T. , 巴福德里A. BARFORD, LEE A.
IPC分类号： G01R
CPC分类号： G01R31/319 , G01R31/31917 , G01R31/3193
摘要：該以模型為基礎的測試法可測試產品裝置與一裝置設計之性能規格的一致性。該等產品裝置係依據該裝置設計以一製法來製成。於該方法中，一依據該裝置設計及性能規格的簡單模型會被發展導出，一用來測試該等產品裝置的刺激會被指定，且各產品裝置會被測試。該模型具有一基本函數，及該基本函數的模型參數。該等模型參數係取決於該製法，而在該各產品裝置中的值並不相同。一產品裝置係如下來測試：測量該產品裝置對該刺激的反應；使用該模型由所測得的反應與該刺激來萃取該產品裝置的模型參數值；及使用所萃取的模型參數值來檢核該產品裝置與性能規格的一致性。
简体摘要：该以模型为基础的测试法可测试产品设备与一设备设计之性能规格的一致性。该等产品设备系依据该设备设计以一制法来制成。于该方法中，一依据该设备设计及性能规格的简单模型会被发展导出，一用来测试该等产品设备的刺激会被指定，且各产品设备会被测试。该模型具有一基本函数，及该基本函数的模型参数。该等模型参数系取决于该制法，而在该各产品设备中的值并不相同。一产品设备系如下来测试：测量该产品设备对该刺激的反应；使用该模型由所测得的反应与该刺激来萃取该产品设备的模型参数值；及使用所萃取的模型参数值来检核该产品设备与性能规格的一致性。

8. 发明专利

TW200526963A 具有控制相同時間延遲之隔離緩衝器 ISOLATION BUFFERS WITH CONTROLLED EQUAL TIME DELAYS 审中-公开
简体标题：具有控制相同时间延迟之隔离缓冲器 ISOLATION BUFFERS WITH CONTROLLED EQUAL TIME DELAYS
公开(公告)号：TW200526963A
公开(公告)日：2005-08-16
申请号：TW093132278
申请日：2004-10-22
申请人：佛姆費克托公司 FORMFACTOR, INC.
发明人：查爾斯A 米勒 MILLER, CHARLES A.
IPC分类号： G01R
CPC分类号： H03H11/265 , G01R31/2889 , G01R31/31917 , H03H11/126
摘要：本發明提供一種用於控制隔離緩衝器中之延遲的系統。使用多個此等隔離緩衝器將一單一訊號通道連接至多個線路且控制多個此等隔離緩衝器以提供一相同延遲。藉由改變電源電壓或電流中之任一者來控制隔離緩衝器延遲以使其一致。形成一延遲鎖定迴路的一單一延遲控制電路向各個緩衝器供應延遲控制訊號以確保一致延遲。由於控制延遲亦可改變各個隔離緩衝器之輸出電壓，所以在一實施例中，緩衝器由兩個串聯反相器製成：其中一反相器具有一可變延遲，且第二反相器不具有一可變延遲以提供一固定輸出電壓擺動。為減少所需之電路，在一實施例中，在位於一支線前之一通道中提供具有一可變電源之一隔離緩衝器，而在各個支線中提供具有一固定延遲之緩衝器。可組態使用具有相同延遲之該等隔離緩衝器的晶圓測試系統，以實現同時將一測試器通道連接至多個晶圓測試探針。
简体摘要：本发明提供一种用于控制隔离缓冲器中之延迟的系统。使用多个此等隔离缓冲器将一单一信号信道连接至多个线路且控制多个此等隔离缓冲器以提供一相同延迟。借由改变电源电压或电流中之任一者来控制隔离缓冲器延迟以使其一致。形成一延迟锁定回路的一单一延迟控制电路向各个缓冲器供应延迟控制信号以确保一致延迟。由于控制延迟亦可改变各个隔离缓冲器之输出电压，所以在一实施例中，缓冲器由两个串联反相器制成：其中一反相器具有一可变延迟，且第二反相器不具有一可变延迟以提供一固定输出电压摆动。为减少所需之电路，在一实施例中，在位于一支线前之一信道中提供具有一可变电源之一隔离缓冲器，而在各个支线中提供具有一固定延迟之缓冲器。可组态使用具有相同延迟之该等隔离缓冲器的晶圆测试系统，以实现同时将一测试器信道连接至多个晶圆测试探针。

9. 发明专利

TW201713960A 試驗裝置、試驗訊號供給裝置、試驗方法及電腦可讀取記錄媒體审中-公开
简体标题：试验设备、试验信号供给设备、试验方法及电脑可读取记录媒体
公开(公告)号：TW201713960A
公开(公告)日：2017-04-16
申请号：TW105105149
申请日：2016-02-22
申请人：愛德萬測試股份有限公司 , ADVANTEST CORPORATION
发明人：高橋公二 , TAKAHASHI, KOJI
IPC分类号： G01R31/3183 , G01R31/28
CPC分类号： G01R31/3177 , G01R31/31707 , G01R31/318371 , G01R31/31908 , G01R31/31917 , G01R31/31919 , G01R31/31921
摘要：本發明的問題在於減少在試驗裝置中設置的圖案產生器的數量，以減少試驗成本。為了解決此問題，本發明提供一種試驗裝置及試驗方法，該試驗裝置，用以試驗被試驗器件，且該試驗裝置具備：封包傳送部，其在被試驗器件的試驗中，將應該供給到被試驗器件中的試驗圖案加以封包化並傳送；封包傳輸部，其傳輸藉由封包傳送部所傳送的封包；封包接收部，其接收經由封包傳輸部所傳輸的試驗圖案；緩衝部，其緩衝藉由封包接收部所接收的試驗圖案；及，試驗訊號供給部，其將對應於自緩衝部取得的試驗圖案之試驗訊號，供給到被試驗器件。
简体摘要：本发明的问题在于减少在试验设备中设置的图案产生器的数量，以减少试验成本。为了解决此问题，本发明提供一种试验设备及试验方法，该试验设备，用以试验被试验器件，且该试验设备具备：封包发送部，其在被试验器件的试验中，将应该供给到被试验器件中的试验图案加以封包化并发送；封包传输部，其传输借由封包发送部所发送的封包；封包接收部，其接收经由封包传输部所传输的试验图案；缓冲部，其缓冲借由封包接收部所接收的试验图案；及，试验信号供给部，其将对应于自缓冲部取得的试验图案之试验信号，供给到被试验器件。

10. 发明专利

TW201514518A 自動化測試設備、用以提供指令序列之指令提供器、用以提供信號至受測裝置之方法、用以提供指令序列之方法、及測試系統审中-公开
简体标题：自动化测试设备、用以提供指令串行之指令提供器、用以提供信号至受测设备之方法、用以提供指令串行之方法、及测试系统
公开(公告)号：TW201514518A
公开(公告)日：2015-04-16
申请号：TW103127297
申请日：2014-08-08
申请人：愛德萬測試(新加坡)私人有限公司 , ADVANTEST (SINGAPORE) PTE. LTD.
发明人：哈美德卡茲I , AHMED, KAZI IFTEKHAR
IPC分类号： G01R31/28 , G01R31/3183 , G01R31/319
CPC分类号： G01R31/3177 , G01R31/31703 , G01R31/31917
摘要：一種自動化測試設備包含一測試處理器，該測試處理器經組配以基於定義測試向量之一評估的一指令序列而提供一信號至一受測裝置。該測試處理器經組配以將一測試向量映射至信號狀態或信號轉變之一集合上。此外，該測試處理器經組配以取決於一當前指令而基於一當前測試向量以可變方式選擇提供於該信號中的數個信號狀態或信號轉變。
简体摘要：一种自动化测试设备包含一测试处理器，该测试处理器经组配以基于定义测试矢量之一评估的一指令串行而提供一信号至一受测设备。该测试处理器经组配以将一测试矢量映射至信号状态或信号转变之一集合上。此外，该测试处理器经组配以取决于一当前指令而基于一当前测试矢量以可变方式选择提供于该信号中的数个信号状态或信号转变。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式