会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 2. 发明专利
    • 虛擬叢集架構與方法 VIRTUAL CLUSTER ARCHITECTURE AND METHOD
    • 虚拟集群架构与方法 VIRTUAL CLUSTER ARCHITECTURE AND METHOD
    • TWI334990B
    • 2010-12-21
    • TW095149505
    • 2006-12-28
    • 財團法人工業技術研究院
    • 林泰吉任建葳蕭丕承林禮圳劉志尉
    • G06F
    • G06F9/3824G06F9/3828G06F9/3851G06F9/3885G06F9/3891
    • 一種虛擬叢集架構與方法。此虛擬叢集架構包含N個虛擬叢集、N個暫存器組,M個功能單元組、一虛擬叢集控制切換器、和一虛擬叢集間通訊機制。本發明採用分時或時間多工的設計,在時間軸上交替執行原先分跨在數個平行叢集上所執行的單一程式緒,大幅增加資料路徑對指令延遲的容忍度,故其無須複雜的前饋、旁路機制和相關的硬體設計。本發明可分散功能單元至管線各層級中,以支援複雜的組合指令,提高單一指令之意涵,可增進應用程式的效能,並同時提高指令碼密度,也能與習知多叢集架構的程式碼相容。
    • 一种虚拟集群架构与方法。此虚拟集群架构包含N个虚拟集群、N个寄存器组,M个功能单元组、一虚拟集群控制切换器、和一虚拟集群间通信机制。本发明采用分时或时间多任务的设计,在时间轴上交替运行原先分跨在数个平行集群上所运行的单一进程绪,大幅增加数据路径对指令延迟的容忍度,故其无须复杂的前馈、旁路机制和相关的硬件设计。本发明可分散功能单元至管线各层级中,以支持复杂的组合指令,提高单一指令之意涵,可增进应用进程的性能,并同时提高脚本密度,也能与习知多集群架构的代码兼容。
    • 4. 发明专利
    • 整合式單核心、多模式處理器及其指令執行方法
    • 集成式宏内核、多模式处理器及其指令运行方法
    • TWI318359B
    • 2009-12-11
    • TW094111749
    • 2005-04-13
    • 財團法人工業技術研究院
    • 林泰吉任建葳劉佳憲劉志尉廖宜道黃柏涵
    • G06F
    • G06F9/30145G06F9/3012G06F9/30181G06F9/30189G06F9/3885G06F9/3891
    • 一種整合式單核心、多模式處理器及其指令執行方法,主要係可以單一指令流執行程式,並且此指令流內可任意混合不同種類型態之指令。執行此指令流時,處理器架構藉由所擷取的指令型態改變處理器之工作模式,以達成程式的執行。 A unified single-core & multi-mode processor and its program execution method are provided. In an embodiment of this processor, a single instruction stream has different types of instructions randomly arranged in thereof. The processor switches its modes based on the type of a fetched instruction to execute the program corresponding to the fetched instruction. 【創作特點】 鑒於以上的問題,本發明的主要目的在於提供一種整合式單核心、多模式處理器及其指令執行方法,藉以解泱先前技術所存在之諸多問題與限制。
      本發明所揭露的整合式單核心、多模式處理器及其指令執行方法,係可以單一指令流來執行程式,並依各指令之型態切換成相應之工作模式,藉以進行資料處理。
      因此,為達上述目的,本發明所揭露之整合式單核心、多模式處理器之指令執行方法,包括下列步驟:首先,接收一指令流,其具有複數個指令並且於此些指令中具有一種以上之指令型態;接著,依序執行指令流中之每一指令。其中,每一指令係依據下列步驟執行:先辨識指令中之一識別運算元,以得知指令所屬之指令型態;再根據指令型態於複數個執行區選擇具相應之處理器模式的一執行區,其中此些執行區分別係為不同之處理器模式,且於此些執行區中具有一共用區;最後,藉由選擇之執行區根據指令執行資料處理。藉由反覆執行此三步驟以依序處理指令流中之指令,直至完成此指令流之資料處理。
      其中,指令型態可包括:一精簡指令集之指令型態和一數位訊號處理之指令型態;相對地,執行區則包括一精簡指令集處理器模式之執行區和一數位訊號處理器模式之執行區。其中,當辨識得知之指令型態係為精簡指令集之指令型態時,則選擇相應之處理器模式的執行區以根據指令執行程式控制;反之,當辨識得知之指令型態係為數位訊號處理之指令型態時,則係選擇另一相應之處理器模式的執行區根據指令執行資料運算。於此,執行程式控制之執行區可為精簡指令集處理器模式,而執行資料運算之執行區可為數位訊號處理器模式。
      本發明揭露一種整合式單核心、多模式處理器,可以單一指令流來達成程式的執行,其中此指令流具有複數個指令,並且於此些指令中具有一種以上之指令型態。此處理器包括:複數個處理區塊,用以根據每一指令之指令型態而選擇性執行指令,其分別為不同之處理器模式,並分別具有複數個暫存器組用以選擇性根據指令型態而儲存處理之資料;其中,此些處理區塊係根據每一指令之指令型態而由此些處理區塊中之一來執行指令。
      此外,此些處理區塊可包括:一第一處理區塊和一第二處理區塊。第一和第二處理區塊係根據每一指令之指令型態而以第一和第二處理區塊中之一執行指令,其中,於第一和第二處理區塊中存有一共用區塊,用以根據指令進行資料處理。
      再者,此共用區塊可包括:複數個功能單元和一個以上之共用暫存器組。功能單元係用以根據指令進行資料處理,而共用暫存器組則係用以作為一資料交換區域。
      此外,第一處理區塊可為一精簡指令集處理器模式之處理區塊,而第二處理區塊可為一數位訊號處理器模式之處理區塊。並且,此數位訊號處理更可為一多指令槽(multi-issue)之數位訊號處理器,而第二處理區塊中可相對設置額外之暫存器。
      有關本發明的特徵與實作,茲配合圖示作最佳實施例詳細說明如下。
    • 一种集成式宏内核、多模式处理器及其指令运行方法,主要系可以单一指令流运行进程,并且此指令流内可任意混合不同种类型态之指令。运行此指令流时,处理器架构借由所截取的指令型态改变处理器之工作模式,以达成进程的运行。 A unified single-core & multi-mode processor and its program execution method are provided. In an embodiment of this processor, a single instruction stream has different types of instructions randomly arranged in thereof. The processor switches its modes based on the type of a fetched instruction to execute the program corresponding to the fetched instruction. 【创作特点】 鉴于以上的问题,本发明的主要目的在于提供一种集成式宏内核、多模式处理器及其指令运行方法,借以解泱先前技术所存在之诸多问题与限制。 本发明所揭露的集成式宏内核、多模式处理器及其指令运行方法,系可以单一指令流来运行进程,并依各指令之型态切换成相应之工作模式,借以进行数据处理。 因此,为达上述目的,本发明所揭露之集成式宏内核、多模式处理器之指令运行方法,包括下列步骤:首先,接收一指令流,其具有复数个指令并且于此些指令中具有一种以上之指令型态;接着,依序运行指令流中之每一指令。其中,每一指令系依据下列步骤运行:先辨识指令中之一识别算子,以得知指令所属之指令型态;再根据指令型态于复数个运行区选择具相应之处理器模式的一运行区,其中此些运行区分别系为不同之处理器模式,且于此些运行区中具有一共享区;最后,借由选择之运行区根据指令运行数据处理。借由反复运行此三步骤以依序处理指令流中之指令,直至完成此指令流之数据处理。 其中,指令型态可包括:一精简指令集之指令型态和一数码信号处理之指令型态;相对地,运行区则包括一精简指令集处理器模式之运行区和一数码信号处理器模式之运行区。其中,当辨识得知之指令型态系为精简指令集之指令型态时,则选择相应之处理器模式的运行区以根据指令运行程控;反之,当辨识得知之指令型态系为数码信号处理之指令型态时,则系选择另一相应之处理器模式的运行区根据指令运行数据运算。于此,运行程控之运行区可为精简指令集处理器模式,而运行数据运算之运行区可为数码信号处理器模式。 本发明揭露一种集成式宏内核、多模式处理器,可以单一指令流来达成进程的运行,其中此指令流具有复数个指令,并且于此些指令中具有一种以上之指令型态。此处理器包括:复数个处理区块,用以根据每一指令之指令型态而选择性运行指令,其分别为不同之处理器模式,并分别具有复数个寄存器组用以选择性根据指令型态而存储处理之数据;其中,此些处理区块系根据每一指令之指令型态而由此些处理区块中之一来运行指令。 此外,此些处理区块可包括:一第一处理区块和一第二处理区块。第一和第二处理区块系根据每一指令之指令型态而以第一和第二处理区块中之一运行指令,其中,于第一和第二处理区块中存有一共享区块,用以根据指令进行数据处理。 再者,此共享区块可包括:复数个功能单元和一个以上之共享寄存器组。功能单元系用以根据指令进行数据处理,而共享寄存器组则系用以作为一数据交换区域。 此外,第一处理区块可为一精简指令集处理器模式之处理区块,而第二处理区块可为一数码信号处理器模式之处理区块。并且,此数码信号处理更可为一多指令槽(multi-issue)之数码信号处理器,而第二处理区块中可相对设置额外之寄存器。 有关本发明的特征与实作,兹配合图标作最佳实施例详细说明如下。