专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI481038B 帶有整合肖特基能障二極體的溝槽MOSFET器件有权
简体标题：带有集成肖特基能障二极管的沟槽MOSFET器件
公开(公告)号：TWI481038B
公开(公告)日：2015-04-11
申请号：TW101134695
申请日：2012-09-21
申请人：萬國半導體股份有限公司 , ALPHA AND OMEGA SEMICONDUCTOR INCORPORATED
发明人：高立德 , CALAFUT, DANIEL , 蘇毅 , SU, YI , 金鐘五 , KIM, JONGOH , 常虹 , CHANG, HONG , 哈姆紥依瑪茲 , YILMAZ, HAMZA , 伍時謙 , NG, DANIEL S.
IPC分类号： H01L29/872 , H01L29/812
CPC分类号： H01L29/7813 , H01L21/823487 , H01L27/06 , H01L27/0629 , H01L29/0649 , H01L29/0653 , H01L29/0878 , H01L29/407 , H01L29/41766 , H01L29/456 , H01L29/47 , H01L29/66143 , H01L29/7806 , H01L29/872

2. 发明专利

TWI368981B 與半導體功率裝置積體的多級ＥＳＤ保護電路的優化布圖結構 IMPROVED LAYOUTS FOR MULTIPLE-STAGE ESD PROTECTION CIRCUITS FOR INTEGRATING WITH SEMICONDUCTOR POWER DEVICE 有权
简体标题：与半导体功率设备积体的多级ＥＳＤ保护电路的优化布图结构 IMPROVED LAYOUTS FOR MULTIPLE-STAGE ESD PROTECTION CIRCUITS FOR INTEGRATING WITH SEMICONDUCTOR POWER DEVICE
公开(公告)号：TWI368981B
公开(公告)日：2012-07-21
申请号：TW097118584
申请日：2008-05-20
申请人：萬國半導體股份有限公司
发明人：蘇毅 , 安荷叭剌 , 伍時謙 , 王薇 , 潘繼
IPC分类号： H01L , H02H
CPC分类号： H01L29/7811 , H01L27/0255 , H01L29/0696 , H01L29/66734 , H01L29/7808 , H01L29/7813 , H01L2924/0002 , H01L2924/00
摘要：本發明涉及一個在半導體襯底上支持的半導體功率裝置，其包括多個電晶體單元，每一個電晶體單元都具有源極和漏極以及控制源極和漏極之間傳輸電流的柵極。該半導體還包括連接到源區的源極金屬層，和構造為圍繞襯底的週邊區域的連接到柵極區的金屬帶的柵極金屬層，其中，柵極金屬層和柵極區通過金屬間隙與源極金屬層分離。該半導體功率裝置還包括ESD保護電路，該ESD保護電路包括構成ESD二極體的多個相反導電性的摻雜多晶矽區域，該ESD二極體橫跨金屬間隙延伸並在襯底的週邊區域上連接在柵極金屬層和源極金屬層之間。
简体摘要：本发明涉及一个在半导体衬底上支持的半导体功率设备，其包括多个晶体管单元，每一个晶体管单元都具有源极和漏极以及控制源极和漏极之间传输电流的栅极。该半导体还包括连接到源区的源极金属层，和构造为围绕衬底的周边区域的连接到栅极区的金属带的栅极金属层，其中，栅极金属层和栅极区通过金属间隙与源极金属层分离。该半导体功率设备还包括ESD保护电路，该ESD保护电路包括构成ESD二极管的多个相反导电性的掺杂多晶硅区域，该ESD二极管横跨金属间隙延伸并在衬底的周边区域上连接在栅极金属层和源极金属层之间。

3. 发明专利

TWI322497B 晶片水平測量功率ＭＯＳ門器件柵電阻的改進校準法 IMPROVED CALIBRATION TECHNIQUE FOR MEASURING GATE RESISTANCE OF POWER MOS GATE DEVICE AT WAFER LEVEL 有权
简体标题：芯片水平测量功率ＭＯＳ门器件栅电阻的改进校准法 IMPROVED CALIBRATION TECHNIQUE FOR MEASURING GATE RESISTANCE OF POWER MOS GATE DEVICE AT WAFER LEVEL
公开(公告)号：TWI322497B
公开(公告)日：2010-03-21
申请号：TW095140328
申请日：2006-10-31
申请人：萬國半導體股份有限公司
发明人：安荷叭剌 , 雷燮光 , 伍時謙
IPC分类号： H01L
CPC分类号： H04L63/102 , G01R31/2625 , G01R31/2884 , G01R35/005 , H01L22/14 , H01L2924/0002 , H04L63/08 , H01L2924/00
摘要：一種校準半導體功率器件柵電阻測量的方法，該方法包括在鄰近多半導體功率晶片的半導體晶片測試區上構建一RC網路和測量該RC網路的電阻和電容為進行晶片水平半導體功率器件測量校準做準備的步驟。該方法還進一步包括將探針板與半導體晶片上的一組接觸點連接以便首先進行晶片水平測量校準、隨後對半導體功率晶片進行柵電阻Rg測量的步驟。 This invention discloses a method for calibrating a gate resistance measurement of a semiconductor power device that includes a step of forming a RC network on a test area on a semiconductor wafer adjacent to a plurality of semiconductor power chips and measuring a resistance and a capacitance of the RC network to prepare for carrying out a wafer－level measurement calibration of the semiconductor power device. The method further includes a step of connecting a probe card to aset of contact pads on the semiconductor wafer for carrying out the wafer－level measurement calibration followed by performing a gate resistance Rg measurement for thesemiconductor power chips. 【創作特點】本發明的目標是提供一種改進的校準器件，該校準器件包括有一內置的、電阻和電容精確可測的RC網路。本發明的另一目標是提供一探針板，設計用來對校準器件和用作RC網路封裝在同一晶片上的MOSFET電晶體進行測量，這種MOSFET電晶體是作為生產的、需要校準的產品。本發明還有一目標就是在Rg測量期間通過浮動漏極而提供一種簡化的晶片水平柵電阻Rg測量方法。因此，早期技術中存在于晶片水平精確校準柵電阻Rg測量的技術問題從而得到了解決。
具體地說，本發明的目標是提供一種改進型校準器件的設計，它包括一內置的RC網路，其電阻和電容可以精確地測量。內置RC網路的電阻和電容的數值基本與封裝在同一晶片上作為RC網路的MOSFET電晶體的電阻和電容的數值範圍相同，通常封裝在晶片底層的漏極可作為校準操作的一部分而從連接上取下。由於清除了與晶片夾連接的寄生電容和電感，校準結構可極大地簡化測量校準過程。
本發明一較好的實施例簡略地介紹了一種MOSFET器件，它包括置於一半導體晶片上的多MOSFET晶片。其中，半導體晶片進一步包括內置有一RC網路的測試區，該RC網路的電阻和電容已知，隨時可進行晶片水平MOSFET測量校準。晶片測試區還進一步包括一種測試結構，這種測試結構含有一組接觸點，接觸點的佈局與連接探針板的MOSFET器件的佈局相同，以便首先進行晶片水平MOSFET測量校準和隨後對MOSFET晶片進行柵電阻Rg測量。在一較好的實施例中，RC網路的電阻和電容的數值範圍與MOSFET柵電阻Rg及其輸入電容Ciss的範圍基本相似。
本發明還進一步介紹了一種校準MOSFET柵電阻測量的方法，它包括在鄰近多MOSFET晶片的半導體晶片上的測試區生成一RC網路和測量RC網路的電阻和電容為晶片水平進行MOSFET測量校準做準備的步驟。該方法還進一步包括將探針板與半導體晶片上的一組接觸點連接起來的步驟，以便首先進行晶片水平MOSFET測量校準和隨後對MOSFET晶片進行柵電阻Rg測量。在一較好的實施例中，生成RC網路的步驟還進一步包括生成RC網路的電阻和電容，該電阻和電容的數值範圍與MOSFET柵電阻Rg和MOSFET晶片的電容的數值範圍基本相同。
本發明還進一步介紹了一種探x板，它既可以接觸校準結構對測量的RC網路進行校準，也可以接觸MOSFET晶片測量MOSFET的Rg。
简体摘要：一种校准半导体功率器件栅电阻测量的方法，该方法包括在邻近多半导体功率芯片的半导体芯片测试区上构建一RC网络和测量该RC网络的电阻和电容为进行芯片水平半导体功率器件测量校准做准备的步骤。该方法还进一步包括将探针板与半导体芯片上的一组接触点连接以便首雪铁龙行芯片水平测量校准、随后对半导体功率芯片进行栅电阻Rg测量的步骤。 This invention discloses a method for calibrating a gate resistance measurement of a semiconductor power device that includes a step of forming a RC network on a test area on a semiconductor wafer adjacent to a plurality of semiconductor power chips and measuring a resistance and a capacitance of the RC network to prepare for carrying out a wafer－level measurement calibration of the semiconductor power device. The method further includes a step of connecting a probe card to aset of contact pads on the semiconductor wafer for carrying out the wafer－level measurement calibration followed by performing a gate resistance Rg measurement for thesemiconductor power chips. 【创作特点】本发明的目标是提供一种改进的校准器件，该校准器件包括有一内置的、电阻和电容精确可测的RC网络。本发明的另一目标是提供一探针板，设计用来对校准器件和用作RC网络封装在同一芯片上的MOSFET晶体管进行测量，这种MOSFET晶体管是作为生产的、需要校准的产品。本发明还有一目标就是在Rg测量期间通过浮动漏极而提供一种简化的芯片水平栅电阻Rg测量方法。因此，早期技术中存在于芯片水平精确校准栅电阻Rg测量的技术问题从而得到了解决。具体地说，本发明的目标是提供一种改进型校准器件的设计，它包括一内置的RC网络，其电阻和电容可以精确地测量。内置RC网络的电阻和电容的数值基本与封装在同一芯片上作为RC网络的MOSFET晶体管的电阻和电容的数值范围相同，通常封装在芯片底层的漏极可作为校准操作的一部分而从连接上取下。由于清除了与芯片夹连接的寄生电容和电感，校准结构可极大地简化测量校准过程。本发明一较好的实施例简略地介绍了一种MOSFET器件，它包括置于一半导体芯片上的多MOSFET芯片。其中，半导体芯片进一步包括内置有一RC网络的测试区，该RC网络的电阻和电容已知，随时可进行芯片水平MOSFET测量校准。芯片测试区还进一步包括一种测试结构，这种测试结构含有一组接触点，接触点的布局与连接探针板的MOSFET器件的布局相同，以便首雪铁龙行芯片水平MOSFET测量校准和随后对MOSFET芯片进行栅电阻Rg测量。在一较好的实施例中，RC网络的电阻和电容的数值范围与MOSFET栅电阻Rg及其输入电容Ciss的范围基本相似。本发明还进一步介绍了一种校准MOSFET栅电阻测量的方法，它包括在邻近多MOSFET芯片的半导体芯片上的测试区生成一RC网络和测量RC网络的电阻和电容为芯片水平进行MOSFET测量校准做准备的步骤。该方法还进一步包括将探针板与半导体芯片上的一组接触点连接起来的步骤，以便首雪铁龙行芯片水平MOSFET测量校准和随后对MOSFET芯片进行栅电阻Rg测量。在一较好的实施例中，生成RC网络的步骤还进一步包括生成RC网络的电阻和电容，该电阻和电容的数值范围与MOSFET栅电阻Rg和MOSFET芯片的电容的数值范围基本相同。本发明还进一步介绍了一种探x板，它既可以接触校准结构对测量的RC网络进行校准，也可以接触MOSFET芯片测量MOSFET的Rg。

4. 发明专利

TWI469348B 自對準方法製備的半導體功率裝置以及更加可靠的電接觸有权
简体标题：自对准方法制备的半导体功率设备以及更加可靠的电接触
公开(公告)号：TWI469348B
公开(公告)日：2015-01-11
申请号：TW100118377
申请日：2011-05-25
申请人：萬國半導體股份有限公司 , ALPHA AND OMEGA SEMICONDUCTOR INCORPORATED
发明人：依瑪茲哈姆扎 , YILMAZ, HAMZA , 陳軍 , CHEN, JOHN , 伍時謙 , NG, DANIEL , 李文軍 , LI, WENJUN
IPC分类号： H01L29/78 , H01L21/28
CPC分类号： H01L29/7813 , H01L29/0619 , H01L29/0692 , H01L29/0696 , H01L29/407 , H01L29/4236 , H01L29/4238 , H01L29/456 , H01L29/47 , H01L29/4933 , H01L29/66719 , H01L29/66727 , H01L29/66734 , H01L29/7806 , H01L29/7808 , H01L29/7811 , H01L29/866 , H01L29/872 , H01L29/8725

5. 发明专利

TWI427741B 可減少光罩數目之具有靜電放電電路保護的半導體功率元件有权
简体标题：可减少光罩数目之具有静电放电电路保护的半导体功率组件
公开(公告)号：TWI427741B
公开(公告)日：2014-02-21
申请号：TW097148567
申请日：2008-12-12
申请人：萬國半導體股份有限公司 , ALPHA AND OMEGA SEMICONDUCTOR, LIMITED.
发明人：安荷叭剌 , ANUP BHALLA , 王曉彬 , XIAOBIN WANG , 王薇 , WEI WANG , 蘇毅 , YI SU , 伍時謙 , DANIEL NG
IPC分类号： H01L21/822 , H01L27/04 , H01L29/66
CPC分类号： H01L29/7811 , H01L27/0255 , H01L29/0619 , H01L29/0696 , H01L29/404 , H01L29/66734 , H01L29/7808 , H01L29/7813 , H01L2924/0002 , H01L2924/00

6. 发明专利

TW201314918A 帶有整合肖特基能障二極體的溝槽MOSFET器件审中-公开
简体标题：带有集成肖特基能障二极管的沟槽MOSFET器件
公开(公告)号：TW201314918A
公开(公告)日：2013-04-01
申请号：TW101134695
申请日：2012-09-21
申请人：萬國半導體股份有限公司 , ALPHA AND OMEGA SEMICONDUCTOR INCORPORATED
发明人：高立德 , CALAFUT, DANIEL , 蘇毅 , SU, YI , 金鐘五 , KIM, JONGOH , 常虹 , CHANG, HONG , 哈姆紥依瑪茲 , YILMAZ, HAMZA , 伍時謙 , NG, DANIEL S.
IPC分类号： H01L29/872 , H01L29/812
CPC分类号： H01L29/7813 , H01L21/823487 , H01L27/06 , H01L27/0629 , H01L29/0649 , H01L29/0653 , H01L29/0878 , H01L29/407 , H01L29/41766 , H01L29/456 , H01L29/47 , H01L29/66143 , H01L29/7806 , H01L29/872
摘要：本發明係有關於一種帶有整合肖特基能障二極體的溝槽MOSFET器件，其中肖特基二極體包括一個形成在半導體襯底上的半導體層；形成在半導體層中的第一和第二溝槽，其中第一和第二溝槽內襯薄電介質層，並用溝槽導體層部分填充，第一電介質層填充第一和第二溝槽的剩餘部分；以及一個形成在第一和第二溝槽之間的半導體層頂面上的肖特基金屬層。所形成的肖特基二極體中，肖特基金屬層作為陽極，第一和第二溝槽之間的半導體層作為陰極。每個第一和第二溝槽中的溝槽導體層電連接到肖特基二極體的陽極。在一個實施例中，所形成的肖特基二極體與溝槽場效應電晶體整合在同一個半導體襯底上。
简体摘要：本发明系有关于一种带有集成肖特基能障二极管的沟槽MOSFET器件，其中肖特基二极管包括一个形成在半导体衬底上的半导体层；形成在半导体层中的第一和第二沟槽，其中第一和第二沟槽内衬薄电介质层，并用沟槽导体层部分填充，第一电介质层填充第一和第二沟槽的剩余部分；以及一个形成在第一和第二沟槽之间的半导体层顶面上的肖特基金属层。所形成的肖特基二极管中，肖特基金属层作为阳极，第一和第二沟槽之间的半导体层作为阴极。每个第一和第二沟槽中的沟槽导体层电连接到肖特基二极管的阳极。在一个实施例中，所形成的肖特基二极管与沟槽场效应晶体管集成在同一个半导体衬底上。

7. 发明专利

TW201216468A 自對準方法製備的半導體功率裝置以及更加可靠的電接觸 SEMICONDUCTOR POWER DEVICES MANUFACTURED WITH SELF-ALIGNED PROCESSES AND MORE RELIABLE ELECTRICAL CONTACTS 审中-公开
简体标题：自对准方法制备的半导体功率设备以及更加可靠的电接触 SEMICONDUCTOR POWER DEVICES MANUFACTURED WITH SELF-ALIGNED PROCESSES AND MORE RELIABLE ELECTRICAL CONTACTS
公开(公告)号：TW201216468A
公开(公告)日：2012-04-16
申请号：TW100118377
申请日：2011-05-25
申请人：萬國半導體股份有限公司
发明人：依瑪茲哈姆扎 , 陳軍 , 伍時謙 , 李文軍
IPC分类号： H01L
CPC分类号： H01L29/7813 , H01L29/0619 , H01L29/0692 , H01L29/0696 , H01L29/407 , H01L29/4236 , H01L29/4238 , H01L29/456 , H01L29/47 , H01L29/4933 , H01L29/66719 , H01L29/66727 , H01L29/66734 , H01L29/7806 , H01L29/7808 , H01L29/7811 , H01L29/866 , H01L29/872 , H01L29/8725
摘要：本發明提出了一種含有多個沉積在半導體襯底的頂面附近的頂部接線端的半導體功率裝置。每個頂部接線端都由一個端子接觸層構成，作為半導體襯底的頂面附近的矽化物接觸層。半導體功率裝置的溝槽柵極從半導體襯底的頂面打開，每個溝槽柵極都由矽化層構成，作為一個凹陷的矽化物接觸層，沉積在每個溝槽柵極上方，溝槽柵極周圍的半導體襯底的頂面稍下。
简体摘要：本发明提出了一种含有多个沉积在半导体衬底的顶面附近的顶部接线端的半导体功率设备。每个顶部接线端都由一个端子接触层构成，作为半导体衬底的顶面附近的硅化物接触层。半导体功率设备的沟槽栅极从半导体衬底的顶面打开，每个沟槽栅极都由硅化层构成，作为一个凹陷的硅化物接触层，沉积在每个沟槽栅极上方，沟槽栅极周围的半导体衬底的顶面稍下。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式