专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI483248B 自旋轉移力矩隨機存取記憶體有权
简体标题：自旋转移力矩随机存取内存
公开(公告)号：TWI483248B
公开(公告)日：2015-05-01
申请号：TW100132403
申请日：2011-09-08
申请人：華亞科技股份有限公司 , INOTERA MEMORIES, INC.
发明人：李宗翰 , LEE, TZUNG HAN , 黃仲麟 , HUANG, CHUNG LIN , 朱榮福 , CHU, RON FU
IPC分类号： G11C11/16 , H01L27/105 , H01L21/8232
CPC分类号： H01L27/228 , G11C11/161 , G11C11/1659 , H01L43/08

2. 发明专利

TWI447857B 動態隨機存取記憶體的製作方法有权
简体标题：动态随机存取内存的制作方法
公开(公告)号：TWI447857B
公开(公告)日：2014-08-01
申请号：TW100130023
申请日：2011-08-22
申请人：華亞科技股份有限公司 , INOTERA MEMORIES, INC.
发明人：李宗翰 , LEE, TZUNG HAN , 黃仲麟 , HUANG, CHUNG LIN , 朱榮福 , CHU, RON FU
IPC分类号： H01L21/8242
CPC分类号： H01L27/10894 , H01L27/10855 , H01L27/10876 , H01L27/10888 , H01L29/66545

3. 发明专利

TW201330173A 隔離區的形成方法及其結構审中-公开
简体标题：隔离区的形成方法及其结构
公开(公告)号：TW201330173A
公开(公告)日：2013-07-16
申请号：TW101100050
申请日：2012-01-02
申请人：華亞科技股份有限公司 , INOTERA MEMORIES, INC.
发明人：李宗翰 , LEE, TZUNG HAN , 黃仲麟 , HUANG, CHUNG LIN , 朱榮福 , CHU, RON FU
IPC分类号： H01L21/762 , H01L21/761
CPC分类号： H01L21/76224
摘要：一種隔離區的形成方法，包含以下步驟：提供一半導體基底，該半導體基底中具有第一型離子摻雜，其中該半導體基底中形成有多個溝槽，該些溝槽係位於多個晶胞區及相鄰的晶胞區之間的隔離區，每一該溝槽之側壁上具有一氧化層，且該些溝槽內填有金屬結構；移除位於該隔離區之該溝槽內的金屬結構；將第二型離子植入該半導體基底中，且對應位於該隔離區之該溝槽；填入絕緣結構於該些溝槽內，其中位於該隔離區之該溝槽係全部地被該絕緣結構所填滿，以形成不具金屬之隔離區。
简体摘要：一种隔离区的形成方法，包含以下步骤：提供一半导体基底，该半导体基底中具有第一型离子掺杂，其中该半导体基底中形成有多个沟槽，该些沟槽系位于多个晶胞区及相邻的晶胞区之间的隔离区，每一该沟槽之侧壁上具有一氧化层，且该些沟槽内填有金属结构；移除位于该隔离区之该沟槽内的金属结构；将第二型离子植入该半导体基底中，且对应位于该隔离区之该沟槽；填入绝缘结构于该些沟槽内，其中位于该隔离区之该沟槽系全部地被该绝缘结构所填满，以形成不具金属之隔离区。

4. 发明专利

TW201320307A 記憶體結構审中-公开
简体标题：内存结构
公开(公告)号：TW201320307A
公开(公告)日：2013-05-16
申请号：TW100141489
申请日：2011-11-14
申请人：華亞科技股份有限公司 , INOTERA MEMORIES, INC.
发明人：李宗翰 , LEE, TZUNG HAN , 黃仲麟 , HUANG, CHUNG LIN , 朱榮福 , CHU, RON FU
IPC分类号： H01L27/108
CPC分类号： H01L27/10823 , H01L27/10855 , H01L27/10876 , H01L27/10891 , H01L28/90
摘要：一種記憶體結構，包含有一主動區陣列，且主動區陣列包含複數個主動區，其中沿著第二方向之主動區為交替排列，且沿著第二方向排列之二相鄰之主動區之側邊部分重疊；複數個設置於中間區之第一摻雜區；複數個設置於兩末端區之第二摻雜區；複數個凹入式閘極結構，設置於該主動區之中間區以及末端區之間之基底內；複數個字元線，電連接於相對應之各凹入式閘極結構；複數個位元線，電連接於相對應之第一摻雜區；以及複數個電容結構，各電容結構經由一相對應之自對準節點接觸插塞電連接於下方之各第二摻雜區。
简体摘要：一种内存结构，包含有一主动区数组，且主动区数组包含复数个主动区，其中沿着第二方向之主动区为交替排列，且沿着第二方向排列之二相邻之主动区之侧边部分重叠；复数个设置于中间区之第一掺杂区；复数个设置于两末端区之第二掺杂区；复数个凹入式闸极结构，设置于该主动区之中间区以及末端区之间之基底内；复数个字符线，电连接于相对应之各凹入式闸极结构；复数个比特线，电连接于相对应之第一掺杂区；以及复数个电容结构，各电容结构经由一相对应之自对准节点接触插塞电连接于下方之各第二掺杂区。

5. 发明专利

TW201312559A 自旋轉移力矩隨機存取記憶體审中-公开
简体标题：自旋转移力矩随机存取内存
公开(公告)号：TW201312559A
公开(公告)日：2013-03-16
申请号：TW100132403
申请日：2011-09-08
申请人：華亞科技股份有限公司 , INOTERA MEMORIES, INC.
发明人：李宗翰 , LEE, TZUNG HAN , 黃仲麟 , HUANG, CHUNG LIN , 朱榮福 , CHU, RON FU
IPC分类号： G11C11/16 , H01L27/105 , H01L21/8232
CPC分类号： H01L27/228 , G11C11/161 , G11C11/1659 , H01L43/08
摘要：一種自旋轉移力矩隨機存取記憶體，其包括：基底單元、源極線單元、電晶體單元、磁穿隧接面單元、及位元線單元。基底單元包括一基底層。源極線單元包括多個形成於基底層內的源極線。電晶體單元包括多個分別設置在多個源極線上的電晶體。每一個電晶體包括一形成於每一個相對應的源極線上的源極區域、一位於源極區域上方的汲極區域、一位於源極區域及汲極區域之間的通道區域、及一同時圍繞源極區域、汲極區域、及通道區域的圍繞形閘極區域。磁穿隧接面單元包括多個分別設置於多個電晶體上的磁穿隧接面元件。位元線單元包括至少一設置於磁穿隧接面單元上的位元線。
简体摘要：一种自旋转移力矩随机存取内存，其包括：基底单元、源极线单元、晶体管单元、磁穿隧接面单元、及比特线单元。基底单元包括一基底层。源极线单元包括多个形成于基底层内的源极线。晶体管单元包括多个分别设置在多个源极在线的晶体管。每一个晶体管包括一形成于每一个相对应的源极在线的源极区域、一位于源极区域上方的汲极区域、一位于源极区域及汲极区域之间的信道区域、及一同时围绕源极区域、汲极区域、及信道区域的围绕形闸极区域。磁穿隧接面单元包括多个分别设置于多个晶体管上的磁穿隧接面组件。比特线单元包括至少一设置于磁穿隧接面单元上的比特线。

6. 发明专利

TW201306183A 用於提升資料讀寫可靠度的ＮＡＮＤ型快閃記憶體审中-公开
简体标题：用于提升数据读写可靠度的ＮＡＮＤ型闪存
公开(公告)号：TW201306183A
公开(公告)日：2013-02-01
申请号：TW100126963
申请日：2011-07-29
申请人：華亞科技股份有限公司 , INOTERA MEMORIES, INC.
发明人：李宗翰 , LEE, TZUNG HAN , 黃仲麟 , HUANG, CHUNG LIN , 朱榮福 , CHU, RON FU
IPC分类号： H01L21/8247 , H01L27/115
CPC分类号： H01L29/7887 , H01L27/11521
摘要：一種用於提升資料讀寫可靠度的NAND型快閃記憶體，其包括：一半導體基板單元、一基層單元、及多個資料儲存單元。半導體基板單元包括一半導體基板。基層單元包括一成形於半導體基板上的第一介電層。上述多個資料儲存單元彼此相鄰且成形於第一介電層上。每一個資料儲存單元包括至少兩個成形於第一介電層上的浮置閘極、一成形於第一介電層上且位於兩個浮置閘極之間的第二介電層、至少一成形於兩個浮置閘極上及第二介電層上的閘間介電層、至少一成形於第三介電層上的控制閘極、及一成形於第一介電層上且圍繞並緊連兩個浮置閘極、閘間介電層、及控制閘極的第三介電層。
简体摘要：一种用于提升数据读写可靠度的NAND型闪存，其包括：一半导体基板单元、一基层单元、及多个数据存储单元。半导体基板单元包括一半导体基板。基层单元包括一成形于半导体基板上的第一介电层。上述多个数据存储单元彼此相邻且成形于第一介电层上。每一个数据存储单元包括至少两个成形于第一介电层上的浮置闸极、一成形于第一介电层上且位于两个浮置闸极之间的第二介电层、至少一成形于两个浮置闸极上及第二介电层上的闸间介电层、至少一成形于第三介电层上的控制闸极、及一成形于第一介电层上且围绕并紧连两个浮置闸极、闸间介电层、及控制闸极的第三介电层。

7. 发明专利

TWI530975B 無環溝結構之記憶體電容的製造方法有权
简体标题：无环沟结构之内存电容的制造方法
公开(公告)号：TWI530975B
公开(公告)日：2016-04-21
申请号：TW101103499
申请日：2012-02-03
申请人：華亞科技股份有限公司 , INOTERA MEMORIES, INC.
发明人：李宗翰 , LEE, TZUNG HAN , 黃仲麟 , HUANG, CHUNG LIN , 朱榮福 , CHU, RON FU
IPC分类号： H01G4/33 , H01L27/108
CPC分类号： H01L28/91 , H01L27/10894

8. 发明专利

TWI497651B 用於提升資料讀寫可靠度的ＮＡＮＤ型快閃記憶體有权
简体标题：用于提升数据读写可靠度的ＮＡＮＤ型闪存
公开(公告)号：TWI497651B
公开(公告)日：2015-08-21
申请号：TW100126960
申请日：2011-07-29
申请人：華亞科技股份有限公司 , INOTERA MEMORIES, INC.
发明人：李宗翰 , LEE, TZUNG HAN , 黃仲麟 , HUANG, CHUNG LIN , 朱榮福 , CHU, RON FU
IPC分类号： H01L21/8247 , H01L27/115
CPC分类号： H01L27/11521 , H01L29/42328 , H01L29/7887

9. 发明专利

TW201440146A 半導體記憶體製程审中-公开
简体标题：半导体内存制程
公开(公告)号：TW201440146A
公开(公告)日：2014-10-16
申请号：TW102112769
申请日：2013-04-10
申请人：華亞科技股份有限公司 , INOTERA MEMORIES, INC.
发明人：胡耀文 , HU, YAW-WEN , 朱榮福 , CHU, RON FU , 李宗翰 , LEE, TZUNG HAN
IPC分类号： H01L21/336 , H01L21/28
CPC分类号： H01L21/28185 , H01L21/3105 , H01L27/10876 , H01L27/10894 , H01L29/4236 , H01L29/4925 , H01L29/66621
摘要：一種半導體記憶體製程，首先於基板中定義主動區域，形成氧化層，對氧化層進行表面處理，於氧化層上沈積第一多晶矽層、緩衝層及硬遮罩層。接著製作凹入式存取元件，包括在記憶體陣列區內的硬遮罩層中形成開口，進行乾蝕刻製程，蝕刻緩衝層、第一多晶矽層、氧化層及半導體基板，形成溝槽，接著於溝槽表面形成閘極氧化層，填入金屬閘極，填滿介電層，去除硬遮罩層及緩衝層。再製作週邊電路區內的平面式電晶體元件，包括在第一多晶矽層上沈積第二多晶矽層，然後將第一、第二多晶矽層蝕刻成閘極結構。
简体摘要：一种半导体内存制程，首先于基板中定义主动区域，形成氧化层，对氧化层进行表面处理，于氧化层上沉积第一多晶硅层、缓冲层及硬遮罩层。接着制作凹入式存取组件，包括在内存数组区内的硬遮罩层中形成开口，进行干蚀刻制程，蚀刻缓冲层、第一多晶硅层、氧化层及半导体基板，形成沟槽，接着于沟槽表面形成闸极氧化层，填入金属闸极，填满介电层，去除硬遮罩层及缓冲层。再制作周边电路区内的平面式晶体管组件，包括在第一多晶硅层上沉积第二多晶硅层，然后将第一、第二多晶硅层蚀刻成闸极结构。

10. 发明专利

TWI447858B 隨機存取記憶體的製造方法有权
简体标题：随机存取内存的制造方法
公开(公告)号：TWI447858B
公开(公告)日：2014-08-01
申请号：TW101103500
申请日：2012-02-03
申请人：華亞科技股份有限公司 , INOTERA MEMORIES, INC.
发明人：李宗翰 , LEE, TZUNG HAN , 黃仲麟 , HUANG, CHUNG LIN , 朱榮福 , CHU, RON FU
IPC分类号： H01L21/8242 , H01L27/108
CPC分类号： H01L27/10894 , H01L27/10823 , H01L27/10876 , H01L27/10885

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式