专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW200920213A 印刷電路板之焊墊結構 SOLDER PAD OF PRINTED CIRCUIT BOARD 审中-公开
简体标题：印刷电路板之焊垫结构 SOLDER PAD OF PRINTED CIRCUIT BOARD
公开(公告)号：TW200920213A
公开(公告)日：2009-05-01
申请号：TW096139603
申请日：2007-10-23
申请人：英業達股份有限公司 INVENTEC CORPORATION
发明人：江萍華 JIANG, PING-HUA , 范文綱 FAN, BG
IPC分类号： H05K
摘要：一種印刷電路板之焊墊結構,係提供一種具有特殊連接體結構之焊墊結構,使得具有第一及第二引腳的表面黏著元件在焊接於是該焊墊結構上後,於回焊時該第一引腳與第二引腳受到的拉力達到相同,從而防止習知由於兩引腳在回焊時對應焊墊的固著力不同而產生其中一個引腳翹起,甚至直立豎起,而形成如同“墓碑"狀的現象。
简体摘要：一种印刷电路板之焊垫结构,系提供一种具有特殊连接体结构之焊垫结构,使得具有第一及第二引脚的表面黏着组件在焊接于是该焊垫结构上后,于回焊时该第一引脚与第二引脚受到的拉力达到相同,从而防止习知由于两引脚在回焊时对应焊垫的固着力不同而产生其中一个引脚翘起,甚至直立竖起,而形成如同“墓碑"状的现象。

2. 发明专利

TW200913800A 印刷電路板之組合式貫孔結構 COMBINATIONAL THROUGH-HOLE STRUCTURE FOR PRINTED CIRCUIT BOARD 审中-公开
简体标题：印刷电路板之组合式贯孔结构 COMBINATIONAL THROUGH-HOLE STRUCTURE FOR PRINTED CIRCUIT BOARD
公开(公告)号：TW200913800A
公开(公告)日：2009-03-16
申请号：TW096132831
申请日：2007-09-04
申请人：英業達股份有限公司 INVENTEC CORPORATION
发明人：韋啓鋅 WEI, DAVID , 范文綱 FAN, BG
IPC分类号： H05K
摘要：一種印刷電路板之組合式貫孔結構,係應用於至少具有第一、第二訊號線、及複數基板之印刷電路板上,該組合式貫孔結構係具有分別對應該第一及第二訊號線貫穿於該複數基板且彼此間隔一預定距離之第一及第二貫孔、以及對應設於該第一貫孔及該第二貫孔周邊之絕緣區域,該絕緣區域至少包括由該第一貫孔之外緣向外延伸第一安全距離之區域、該第二貫孔之外緣向外延伸第二安全距離之區域、以及該第一貫孔與該第二貫孔間之區域,藉該絕緣區域可避免習知於該第一及第二貫孔之間走線所造成阻抗不相匹配及電磁干擾之弊端。
简体摘要：一种印刷电路板之组合式贯孔结构,系应用于至少具有第一、第二信号线、及复数基板之印刷电路板上,该组合式贯孔结构系具有分别对应该第一及第二信号线贯穿于该复数基板且彼此间隔一预定距离之第一及第二贯孔、以及对应设于该第一贯孔及该第二贯孔周边之绝缘区域,该绝缘区域至少包括由该第一贯孔之外缘向外延伸第一安全距离之区域、该第二贯孔之外缘向外延伸第二安全距离之区域、以及该第一贯孔与该第二贯孔间之区域,藉该绝缘区域可避免习知于该第一及第二贯孔之间走线所造成阻抗不相匹配及电磁干扰之弊端。

3. 发明专利

TW200910131A 設計模塊合成方法 MODULAR COMPOSITION METHOD 失效
简体标题：设计模块合成方法 MODULAR COMPOSITION METHOD
公开(公告)号：TW200910131A
公开(公告)日：2009-03-01
申请号：TW096132188
申请日：2007-08-30
申请人：英業達股份有限公司 INVENTEC CORPORATION
发明人：藍金財 LAN, JOKEY , 范文綱 FAN, BG
IPC分类号： G06F
摘要：一種設計模塊合成方法,係應用於印刷電路板之設計作業中,使用複數源設計模塊來設計適用於新的印刷電路板之目標設計模塊,該等源設計模塊具有源電路圖與源佈線圖,且該源電路圖與源佈線圖包含有複數對應之子模塊,該合成方法係包括:選定待合成之複數個源設計模塊,並分別賦予各該源設計模塊所包含的各該子模塊一對應之識別符號;自該等源設計模塊中提取所需之已添加有對應之識別符號之子模塊予以合成,並經由調整處理後,得以形成一新的印刷電路板產品之目標設計模塊,藉以簡化操作流程及縮短設計週期,並提高工作效率。
简体摘要：一种设计模块合成方法,系应用于印刷电路板之设计作业中,使用复数源设计模块来设计适用于新的印刷电路板之目标设计模块,该等源设计模块具有源电路图与源布线图,且该源电路图与源布线图包含有复数对应之子模块,该合成方法系包括:选定待合成之复数个源设计模块,并分别赋予各该源设计模块所包含的各该子模块一对应之标识符;自该等源设计模块中提取所需之已添加有对应之标识符之子模块予以合成,并经由调整处理后,得以形成一新的印刷电路板产品之目标设计模块,借以简化操作流程及缩短设计周期,并提高工作效率。

4. 发明专利

TWI303031B 零件擺放角度自動檢查系統及方法有权
简体标题：零件摆放角度自动检查系统及方法
公开(公告)号：TWI303031B
公开(公告)日：2008-11-11
申请号：TW094140900
申请日：2005-11-22
申请人：英業達股份有限公司 INVENTEC CORPORATION
发明人：曹雙林 CAO, JEKYLL , 馬芸 , 范文綱 FAN, BG
IPC分类号： G06F
摘要：一種零件擺放角度自動檢查系統及方法,係應用於設
計電路板且具有零件資料庫之佈線系統中,用以預先對所
設計的EDA工具模擬PCB上的零件之擺放角度進行檢查,
藉此使依該模擬PCB而製成的電路板上之零件的擺放角度
達到最佳化,係需設定待檢查零件之類型;並依據所設定
的零件類型自該零件資料庫擷取與該零件類型對應之零
件,以模擬出該零件位於該EDA工具模擬PCB上的擺放角
度,並取得該零件在模擬PCB上的位置訊息;對該模擬PCB
所模擬的各擺放角度進行數量統計;以及依據所統計的結
果而以數量較少的擺放角度找出以該擺放角度作為擺放的
零件,以依據所找到的零件以及該訊息擷取模組模擬該零
件的擺放角度而取得的位置訊息,供該模擬PCB上標示該
零件,以便使用者對標示出的零件於該電路板上的擺放角
度進行調整。
简体摘要：一种零件摆放角度自动检查系统及方法,系应用于设计电路板且具有零件数据库之布线系统中,用以预先对所设计的EDA工具仿真PCB上的零件之摆放角度进行检查, 借此使依该仿真PCB而制成的电路板上之零件的摆放角度达到最优化,系需设置待检查零件之类型;并依据所设置的零件类型自该零件数据库截取与该零件类型对应之零件,以仿真出该零件位于该EDA工具仿真PCB上的摆放角度,并取得该零件在仿真PCB上的位置消息;对该仿真PCB 所仿真的各摆放角度进行数量统计;以及依据所统计的结果而以数量较少的摆放角度找出以该摆放角度作为摆放的零件,以依据所找到的零件以及该消息截取模块仿真该零件的摆放角度而取得的位置消息,供该仿真PCB上标示该零件,以便用户对标示出的零件于该电路板上的摆放角度进行调整。

5. 发明专利

TW200833183A 可遮罩電磁波干擾之電路板結構 PCB STRUCTURE CAPABLE OF COVERING INTERFERENCE OF ELECTROMAGNETIC WAVES 审中-公开
简体标题：可遮罩电磁波干扰之电路板结构 PCB STRUCTURE CAPABLE OF COVERING INTERFERENCE OF ELECTROMAGNETIC WAVES
公开(公告)号：TW200833183A
公开(公告)日：2008-08-01
申请号：TW096101866
申请日：2007-01-18
申请人：英業達股份有限公司 INVENTEC CORPORATION
发明人：藍金財 LAN, JOKEY , 范文綱 FAN, BG
IPC分类号： H05K
摘要：一種可遮罩電磁波干擾之電路板結構,係由電路基板以及遮罩單元所構成,其中,該電路基板係至少包括一地線層(ground layer),並於該電路基板之各邊緣位置形成有可分別電性連接該地線層之複數通孔,其中,該通孔間的間距値係為電磁波長的整數倍。藉由上述之電路板結構設計,不僅可有效吸收該電路基板內部所產生之電磁干擾,更可相對增大佈線空間以節約製作成本。
简体摘要：一种可遮罩电磁波干扰之电路板结构,系由电路基板以及遮罩单元所构成,其中,该电路基板系至少包括一地线层(ground layer),并于该电路基板之各边缘位置形成有可分别电性连接该地线层之复数通孔,其中,该通孔间的间距値系为电磁波长的整数倍。借由上述之电路板结构设计,不仅可有效吸收该电路基板内部所产生之电磁干扰,更可相对增大布线空间以节约制作成本。

6. 发明专利

TWI298607B 廢料邊生成系統及其方法 WASTE BRIM MATERIAL GENERATING SYSTEM AND METHOD 失效
简体标题：废料边生成系统及其方法 WASTE BRIM MATERIAL GENERATING SYSTEM AND METHOD
公开(公告)号：TWI298607B
公开(公告)日：2008-07-01
申请号：TW095131299
申请日：2006-08-25
申请人：英業達股份有限公司 INVENTEC CORPORATION
发明人：范文綱 FAN, BG , 莊倩怡 ZHUANG, FENNY
IPC分类号： H05K
摘要：一種廢料邊生成系統及其方法,係搭載至具顯示單元以及輸入單元之資料處理裝置中,用以生成至少由一子電路板所組成之印刷電路板(Printed Circuit Board;PCB)模組之廢料邊,本發明係藉由介面生成模組於該顯示單元上生成具該印刷電路板模組之圖形之操作介面,接續,透過設定模組預先設定對應該印刷電路板模組之內邊框冗餘參數、外邊框冗餘參數以及運算處理規則,以供內邊框形成模組將該操作介面上之該子電路板之邊框向外擴展對應該內邊框冗餘參數之尺寸,以於該操作介面上形成內邊框,同時供外邊框形成模組依據其所獲取之所有子電路板於該操作介面上所在位置之第一座標參數以及所設定之該運算處理規則與外邊框冗餘參數,計算出第二座標參數,藉此以於該操作介面上形成外邊框,最後,透過顯示模組於該操作介面上顯示該外邊框內所包含之非為該內邊框所圍成且包含該子電路板之區域之區域為該印刷電路板模組之廢料邊,藉此以達到生成廢料邊區域之目的。
简体摘要：一种废料边生成系统及其方法,系搭载至具显示单元以及输入单元之数据处理设备中,用以生成至少由一子电路板所组成之印刷电路板(Printed Circuit Board;PCB)模块之废料边,本发明系借由界面生成模块于该显示单元上生成具该印刷电路板模块之图形之操作界面,接续,透过设置模块预先设置对应该印刷电路板模块之内边框冗余参数、外边框冗余参数以及运算处理守则,以供内边框形成模块将该操作界面上之该子电路板之边框向外扩展对应该内边框冗余参数之尺寸,以于该操作界面上形成内边框,同时供外边框形成模块依据其所获取之所有子电路板于该操作界面上所在位置之第一座标参数以及所设置之该运算处理守则与外边框冗余参数,计算出第二座标参数,借此以于该操作界面上形成外边框,最后,透过显示模块于该操作界面上显示该外边框内所包含之非为该内边框所围成且包含该子电路板之区域之区域为该印刷电路板模块之废料边,借此以达到生成废料边区域之目的。

7. 发明专利

TW200825827A 配對線長度調整方法 METHOD FOR ADJUSTING LENGTH OF PAIRED LINES 失效
简体标题：配对线长度调整方法 METHOD FOR ADJUSTING LENGTH OF PAIRED LINES
公开(公告)号：TW200825827A
公开(公告)日：2008-06-16
申请号：TW095147072
申请日：2006-12-15
申请人：英業達股份有限公司 INVENTEC CORPORATION
发明人：王錢 WANG, QIAN , 奉冬芳 FENG, MELISSA , 范文綱 FAN, BG
IPC分类号： G06F
摘要：一種配對線長度調整方法,係應用於一印刷電路板之佈線軟體中,用以調整透過該佈線軟體佈設於該印刷電路板上之配對線中之第一、第二訊號線之長度,本發明之配對線調整方法係先行於該印刷電路板選取該第一及第二訊號線,以獲取該第一訊號線與該第二訊號線之長度,然後,比對該第一與第二訊號線之長度是否匹配,並於兩者不匹配時,以長度較長之訊號線之長度作為參考,以於該長度較短之訊號線上選取一用以進行繞線作業之起點及終點,以令該佈線軟體自該起點朝向該終點方向佈設蛇形線段,進而使該第一訊號線與該第二訊號線之長度匹配。藉此,以節省時間、提高佈線效率。
简体摘要：一种配对线长度调整方法,系应用于一印刷电路板之布线软件中,用以调整透过该布线软件布设于该印刷电路板上之配对线中之第一、第二信号线之长度,本发明之配对线调整方法系先行于该印刷电路板选取该第一及第二信号线,以获取该第一信号线与该第二信号线之长度,然后,比对该第一与第二信号线之长度是否匹配,并于两者不匹配时,以长度较长之信号线之长度作为参考,以于该长度较短之信号在线选取一用以进行绕线作业之起点及终点,以令该布线软件自该起点朝向该终点方向布设蛇形线段,进而使该第一信号线与该第二信号线之长度匹配。借此,以节省时间、提高布线效率。

8. 发明专利

TW200823706A 冗餘訊號線刪除系統及方法 SYSTEM AND METHOD FOR ELIMINATING DANGLING SIGNAL LINES 失效
简体标题：冗余信号线删除系统及方法 SYSTEM AND METHOD FOR ELIMINATING DANGLING SIGNAL LINES
公开(公告)号：TW200823706A
公开(公告)日：2008-06-01
申请号：TW095143482
申请日：2006-11-24
申请人：英業達股份有限公司 INVENTEC CORPORATION
发明人：伍會意 WU, SUNNY , 范文綱 FAN, BG
IPC分类号： G06F
摘要：一種冗餘訊號線刪除方法,係應用於透過具有顯示功能之資料處理裝置執行的電路佈局與整理應用程式中,其主要包括偵測透過該電路佈局與整理應用程式所產生的訊號線,並將該偵測到的訊號線之訊息顯示於該資料處理裝置,再依據預設之線路屬性判斷標準,判斷偵測出的訊號線所具有之線路屬性,並依據所判斷出之各個訊號線的線路屬性設定相應訊號線之狀態,接著,儲存該設定模組所設定之各訊號線之線路屬性,再依據線路狀態標示規則,標示各該訊號線,最後,刪除該電路佈局與整理應用程式所產出的電路佈局中訊號線狀態設定為待刪除之訊號線。據此,能快速且準確的將電路佈局中冗餘之訊號線予以標示並刪除,俾提高電路佈局之效率及準確率。
简体摘要：一种冗余信号线删除方法,系应用于透过具有显示功能之数据处理设备运行的电路布局与整理应用进程中,其主要包括侦测透过该电路布局与整理应用进程所产生的信号线,并将该侦测到的信号线之消息显示于该数据处理设备,再依据默认之线路属性判断标准,判断侦测出的信号线所具有之线路属性,并依据所判断出之各个信号线的线路属性设置相应信号线之状态,接着,存储该设置模块所设置之各信号线之线路属性,再依据线路状态标示守则,标示各该信号线,最后,删除该电路布局与整理应用进程所产出的电路布局中信号线状态设置为待删除之信号线。据此,能快速且准确的将电路布局中冗余之信号线予以标示并删除,俾提高电路布局之效率及准确率。

9. 发明专利

TWI291315B 被動元件之電性連接佈局結構 ELECTRICAL CONNECTION LAYOUT STRUCTURE OF PASSIVE COMPONENT 失效
简体标题：被动组件之电性连接布局结构 ELECTRICAL CONNECTION LAYOUT STRUCTURE OF PASSIVE COMPONENT
公开(公告)号：TWI291315B
公开(公告)日：2007-12-11
申请号：TW095118402
申请日：2006-05-24
申请人：英業達股份有限公司 INVENTEC CORPORATION
发明人：范文綱 FAN, BG , 韋啓鋅 WEI, DAVID
IPC分类号： H05K
摘要：一種被動元件之電性連接佈局結構，係應用於一基板中，該佈局結構係包括：一銲接區以及至少一電性連接端，其中該銲接區係具有二相對設置以供對應接置一被動元件之銲墊，而該電性連接端係設於二銲墊直線連接所成之基準線側邊，使該電性連接端垂直於該基準線，藉由該佈局結構，以供該被動元件於銲接時避免其於基準線方向受力不均，並可得以防止產生墓碑效應(Tombstone effect)，進而提升產品之品質。
简体摘要：一种被动组件之电性连接布局结构，系应用于一基板中，该布局结构系包括：一焊接区以及至少一电性连接端，其中该焊接区系具有二相对设置以供对应接置一被动组件之焊垫，而该电性连接端系设于二焊垫直线连接所成之基准线侧边，使该电性连接端垂直于该基准线，借由该布局结构，以供该被动组件于焊接时避免其于基准线方向受力不均，并可得以防止产生墓碑效应(Tombstone effect)，进而提升产品之品质。

10. 发明专利

TW200724014A 散熱結構失效
简体标题：散热结构
公开(公告)号：TW200724014A
公开(公告)日：2007-06-16
申请号：TW094142888
申请日：2005-12-06
申请人：英業達股份有限公司 INVENTEC CORPORATION
发明人：韋啓鋅 WEI, DAVID , 范文綱 FAN, BG
IPC分类号： H05K
摘要：一種散熱結構,應用於表面具有電性連接墊以供接置至少一發熱元件之電路板中,該散熱結構係至少包括散熱體及熱導體,該散熱體係埋設於該電路板內部,而該熱導體係埋設於該電路板內部且連接該電性連接墊與該散熱體,用以將接置於該電性連接墊上的發熱元件之熱量傳導至該散熱體,進而藉由該散熱體散逸該熱量,以達到散熱之目的,同時具有結構簡單、成本低廉之優點,且符合電子產品微型化之發展趨勢。
简体摘要：一种散热结构,应用于表面具有电性连接垫以供接置至少一发热组件之电路板中,该散热结构系至少包括散热体及热导体,该散热体系埋设于该电路板内部,而该热导体系埋设于该电路板内部且连接该电性连接垫与该散热体,用以将接置于该电性连接垫上的发热组件之热量传导至该散热体,进而借由该散热体散逸该热量,以达到散热之目的,同时具有结构简单、成本低廉之优点,且符合电子产品微型化之发展趋势。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式