专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW426967B 節點接觸窗的製造方法失效
简体标题：节点接触窗的制造方法
公开(公告)号：TW426967B
公开(公告)日：2001-03-21
申请号：TW087117120
申请日：1998-10-15
申请人：聯華電子股份有限公司
发明人：林郭琪 , 林坤佑 , 梁佳文 , 林錕吉
IPC分类号： H01L
摘要：一種節點接觸窗的製造方法，此方法係提供一基底，且於基底上形成有一層介電層，接著，在介電層上形成一層導電層，之後，剝除部分導電層，形成一斜開口。續之，開啟節點接觸窗。本發明之特徵在於導電層上開啟斜開口，因此可降低製造成本，並可解決習知之介電層厚度大，造成節點接觸窗之周圍側壁不均勻等缺點。
简体摘要：一种节点接触窗的制造方法，此方法系提供一基底，且于基底上形成有一层介电层，接着，在介电层上形成一层导电层，之后，剥除部分导电层，形成一斜开口。续之，打开节点接触窗。本发明之特征在于导电层上打开斜开口，因此可降低制造成本，并可解决习知之介电层厚度大，造成节点接触窗之周围侧壁不均匀等缺点。

2. 发明专利

TW441099B 形成記憶元件中柱狀電容的方法有权
简体标题：形成记忆组件中柱状电容的方法
公开(公告)号：TW441099B
公开(公告)日：2001-06-16
申请号：TW088121746
申请日：1999-12-13
申请人：聯華電子股份有限公司
发明人：林坤佑 , 陳宏男
IPC分类号： H01L
摘要：一種於記憶元件中形成柱狀電容的方法。首先，提供一半導體底材，半導體底材具有一第一介電層於其上，第一介電層有一接觸窗開口，接觸窗開口填滿摻雜型多晶矽以形成一導電拴。再次，形成一第二介電層於第一介電層與導電拴之表面。跟著，形成一氮氧矽層於第二介電層上。繼而，形成一光阻層於氮氧矽層上。然後，蝕刻部份的氮氧矽層與第二介電層。跟著，平坦與均勻覆蓋地形成一非晶矽層於氮氧矽層的表面上，第一介電層，導電拴與柱的側壁上。再者，形成一第三介電層於非晶矽層上。於是，回蝕第三介電層與部份的氮氧矽層上的非晶矽層。再來，處理非晶矽層以形成一半球狀結晶(H.S.G.)於非晶矽層的表面。接著，移去氮氧矽層。最後，浸蝕(Dipping)該第二介電層的表面以完全清除表面，藉以保護位於柱狀電容上，且不需連接的半球狀結晶層，使得柱狀電容不具半球狀結晶層。
简体摘要：一种于记忆组件中形成柱状电容的方法。首先，提供一半导体底材，半导体底材具有一第一介电层于其上，第一介电层有一接触窗开口，接触窗开口填满掺杂型多晶硅以形成一导电拴。再次，形成一第二介电层于第一介电层与导电拴之表面。跟着，形成一氮氧硅层于第二介电层上。继而，形成一光阻层于氮氧硅层上。然后，蚀刻部份的氮氧硅层与第二介电层。跟着，平坦与均匀覆盖地形成一非晶硅层于氮氧硅层的表面上，第一介电层，导电拴与柱的侧壁上。再者，形成一第三介电层于非晶硅层上。于是，回蚀第三介电层与部份的氮氧硅层上的非晶硅层。再来，处理非晶硅层以形成一半球状结晶(H.S.G.)于非晶硅层的表面。接着，移去氮氧硅层。最后，浸蚀(Dipping)该第二介电层的表面以完全清除表面，借以保护位于柱状电容上，且不需连接的半球状结晶层，使得柱状电容不具半球状结晶层。

3. 发明专利

TW515086B 管柱狀電容器下電極的製造方法失效
简体标题：管柱状电容器下电极的制造方法
公开(公告)号：TW515086B
公开(公告)日：2002-12-21
申请号：TW089112703
申请日：2000-06-28
申请人：聯華電子股份有限公司
发明人：郭建利 , 陳宏男 , 林坤佑
IPC分类号： H01L
摘要：一種管柱狀電容器下電極的製造方法，其步驟如下：首先提供一基底，此基底上已先後形成有第一絕緣層、貫穿第一絕緣層而與基底中電性連接之一插塞、以及具有一開口之第二絕緣層，此開口暴露出插塞之表面與部分之第一絕緣層的表面。接著於基底上形成共形之第一導體層，再以非等向性蝕刻法除去該開口底部與該開口外之該第一導體層，並保留該開口側壁之該第一導體層。最後選擇性地形成第二導體層於第一導體層、插塞、及第一絕緣層的表面上，以使該插塞與該導體層電性連接，而形成一管柱狀電容器下電極。
简体摘要：一种管柱状电容器下电极的制造方法，其步骤如下：首先提供一基底，此基底上已先后形成有第一绝缘层、贯穿第一绝缘层而与基底中电性连接之一插塞、以及具有一开口之第二绝缘层，此开口暴露出插塞之表面与部分之第一绝缘层的表面。接着于基底上形成共形之第一导体层，再以非等向性蚀刻法除去该开口底部与该开口外之该第一导体层，并保留该开口侧壁之该第一导体层。最后选择性地形成第二导体层于第一导体层、插塞、及第一绝缘层的表面上，以使该插塞与该导体层电性连接，而形成一管柱状电容器下电极。

4. 发明专利

TW427006B 電容器之下電極的製造方法失效
简体标题：电容器之下电极的制造方法
公开(公告)号：TW427006B
公开(公告)日：2001-03-21
申请号：TW088114804
申请日：1999-08-30
申请人：聯華電子股份有限公司
发明人：林郭琪 , 林坤佑 , 夏大文
IPC分类号： H01L
摘要：一種電容器之下電極的製造方法。包括在半導體基底上依序形成一複晶矽層與一非晶矽層。然後圖案化非晶矽層，形成一柱狀節點對準在基底中之一接觸窗插塞。接著傾斜蝕刻複晶矽層直到暴露出基底表面，在柱狀節點與接觸窗插塞之間形成一上窄下寬的柱台，藉以增加柱狀節點與接觸窗插塞之間的重疊邊際。最後在柱狀節點表面形成複數個半球形矽晶粒，增加柱狀節點的表面積。由此即構成下電極。
简体摘要：一种电容器之下电极的制造方法。包括在半导体基底上依序形成一复晶硅层与一非晶硅层。然后图案化非晶硅层，形成一柱状节点对准在基底中之一接触窗插塞。接着倾斜蚀刻复晶硅层直到暴露出基底表面，在柱状节点与接触窗插塞之间形成一上窄下宽的柱台，借以增加柱状节点与接触窗插塞之间的重叠边际。最后在柱状节点表面形成复数个半球形硅晶粒，增加柱状节点的表面积。由此即构成下电极。

5. 发明专利

TW413902B 形成著陸墊之方法失效
简体标题：形成着陆垫之方法
公开(公告)号：TW413902B
公开(公告)日：2000-12-01
申请号：TW088113203
申请日：1999-08-03
申请人：聯華電子股份有限公司
发明人：林坤佑 , 林郭琪 , 梁佳文 , 王泉富
IPC分类号： H01L
摘要：一種形成著陸墊之方法包括提供一基底，此基底沈積有一絕緣的組合層，其中此組合層包括一頂部介電層、中間介電層與底部介電層，並且底部介電層的蝕刻率較頂度介電層為低。等向性蝕刻一部分的頂部介電層，藉以形成側向蝕刻的輪廓，此著側向蝕刻的輪廓為著陸墊之頂部區域的開口。非等向性蝕刻一部分的中間介電層與底部介電層,藉以形成著陸墊之底部區域的開口。沈積一多晶矽層於著陸墊的開口中以形成著陸墊結構。然後，例如使用化學機械研磨法移除過多的多晶矽層，藉以獲得平坦化之表面，並且作為後續半導體製程支用。
简体摘要：一种形成着陆垫之方法包括提供一基底，此基底沉积有一绝缘的组合层，其中此组合层包括一顶部介电层、中间介电层与底部介电层，并且底部介电层的蚀刻率较顶度介电层为低。等向性蚀刻一部分的顶部介电层，借以形成侧向蚀刻的轮廓，此着侧向蚀刻的轮廓为着陆垫之顶部区域的开口。非等向性蚀刻一部分的中间介电层与底部介电层,借以形成着陆垫之底部区域的开口。沉积一多晶硅层于着陆垫的开口中以形成着陆垫结构。然后，例如使用化学机械研磨法移除过多的多晶硅层，借以获得平坦化之表面，并且作为后续半导体制程支用。

6. 发明专利

TW407338B 具有多襯層之節點接觸窗之結構與製造方法有权
简体标题：具有多衬层之节点接触窗之结构与制造方法
公开(公告)号：TW407338B
公开(公告)日：2000-10-01
申请号：TW087116877
申请日：1998-10-12
申请人：聯華電子股份有限公司
发明人：林郭琪 , 林坤佑 , 蔡健華 , 林錕吉
IPC分类号： H01L
摘要：一種具有多襯層之節點接觸窗之結構與製造方法，包括提供一基底，且於基底上已形成有節點接觸窗，接著，於節點接觸窗之周圍側壁上，形成第一襯層，續之，於第一襯層上，形成第二襯層。本發明之特徵是於節點接觸窗之周圍側壁依序形成多層之襯層，與基底相接觸之第一襯層具有良好之隔離效果，而第二襯層具有較強的抗蝕刻能力。
简体摘要：一种具有多衬层之节点接触窗之结构与制造方法，包括提供一基底，且于基底上已形成有节点接触窗，接着，于节点接触窗之周围侧壁上，形成第一衬层，续之，于第一衬层上，形成第二衬层。本发明之特征是于节点接触窗之周围侧壁依序形成多层之衬层，与基底相接触之第一衬层具有良好之隔离效果，而第二衬层具有较强的抗蚀刻能力。

7. 发明专利

TW449876B 一種同時製作轉接墊與位元線的方法有权
简体标题：一种同时制作转接垫与比特线的方法
公开(公告)号：TW449876B
公开(公告)日：2001-08-11
申请号：TW089113517
申请日：2000-07-07
申请人：聯華電子股份有限公司
发明人：李宗翰 , 楊進盛 , 林坤佑
IPC分类号： H01L
摘要：本發明係提供一種同時製作一半導體晶片表面上動態隨機存取記憶體中之轉接墊與位元線的方法。該半導體晶片包含有一基底，至少一主動區域設於該基底表面之一預定區域上，二相鄰之閘極設於該基底表面並穿過該主動區域，以及複數個側壁子分別設於該二閘極周圍。該製作方法係先於該主動區域以外之半導體晶片表面形成一高度約略與該閘極切齊之介電層，然後於該半導體晶片表面上形成一導電層，接著於該半導體晶片表面上形成一罩幕，用來定義該位元線之圖案，並使該位元線與該預定形成點接觸部分之主動區域相隔一預定距離。隨後去除該罩幕以外之導電層至該介電層表面以形成該位元線，並使得殘留於該主動區域內的部份導電層形成該轉接墊。
简体摘要：本发明系提供一种同时制作一半导体芯片表面上动态随机存取内存中之转接垫与比特线的方法。该半导体芯片包含有一基底，至少一主动区域设于该基底表面之一预定区域上，二相邻之闸极设于该基底表面并穿过该主动区域，以及复数个侧壁子分别设于该二闸极周围。该制作方法系先于该主动区域以外之半导体芯片表面形成一高度约略与该闸极切齐之介电层，然后于该半导体芯片表面上形成一导电层，接着于该半导体芯片表面上形成一罩幕，用来定义该比特线之图案，并使该比特线与该预定形成点接触部分之主动区域相隔一预定距离。随后去除该罩幕以外之导电层至该介电层表面以形成该比特线，并使得残留于该主动区域内的部份导电层形成该转接垫。

8. 发明专利

TW444390B 同時形成動態隨機存取記憶體中不同區域之介層洞的方法有权
简体标题：同时形成动态随机存取内存中不同区域之介层洞的方法
公开(公告)号：TW444390B
公开(公告)日：2001-07-01
申请号：TW088104389
申请日：1999-03-19
申请人：聯華電子股份有限公司
发明人：林坤佑 , 林郭琪
IPC分类号： H01L
摘要：本發明係有關於一種同時形成動態隨機存取記憶體中不同區域之介層洞的方法。本方法的重點包括間隙壁僅形成於週邊電路閘極的側邊，以及週邊電路閘極之保護層的厚度較覆蓋於晶胞閘極間的介電質層來得厚。本方法至少包括下列的步驟：首先，覆蓋一覆蓋層於晶胞與週邊電路的閘極上，並形成間隙壁於週邊電路的閘極，在此覆蓋層的厚度較週邊電路閘極之保護層的厚度為薄。第二，以一介電質層覆蓋晶胞與週邊電路的閘極。第三，以微影與蝕刻程序同時形成晶胞區域與週邊電路區域的介層洞，在此蝕刻程序同時蝕刻了覆蓋層、保護層與介電質層。本方法最大的優點是可以在一個微影蝕刻程序中同時形成不同區域的介層洞，藉此產能可以有效的提昇。
简体摘要：本发明系有关于一种同时形成动态随机存取内存中不同区域之介层洞的方法。本方法的重点包括间隙壁仅形成于周边电路闸极的侧边，以及周边电路闸极之保护层的厚度较覆盖于晶胞闸极间的介电质层来得厚。本方法至少包括下列的步骤：首先，覆盖一覆盖层于晶胞与周边电路的闸极上，并形成间隙壁于周边电路的闸极，在此覆盖层的厚度较周边电路闸极之保护层的厚度为薄。第二，以一介电质层覆盖晶胞与周边电路的闸极。第三，以微影与蚀刻进程同时形成晶胞区域与周边电路区域的介层洞，在此蚀刻进程同时蚀刻了覆盖层、保护层与介电质层。本方法最大的优点是可以在一个微影蚀刻进程中同时形成不同区域的介层洞，借此产能可以有效的提升。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式