专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

2. 发明专利

TWI317521B 修復半導體記憶體之設備與方法 APPARATUS AND METHOD FOR REPAIRING A SEMICONDUCTOR MEMORY 有权
简体标题：修复半导体内存之设备与方法 APPARATUS AND METHOD FOR REPAIRING A SEMICONDUCTOR MEMORY
公开(公告)号：TWI317521B
公开(公告)日：2009-11-21
申请号：TW095121600
申请日：2006-06-16
申请人：美光科技公司
发明人：克里斯G. 馬汀 , 卓伊A. 曼寧 , 布蘭特基斯
IPC分类号： G11C
CPC分类号： G11C17/165 , G11C29/4401 , G11C29/789 , G11C29/802 , G11C29/808 , G11C2029/4402
摘要：揭示一種修復半導體記憶體元件之設備與方法，其包含一第一記憶細胞陣列、一第一冗餘細胞陣列、及一修復電路，該電路被架構以非揮發性地儲存著標示該第一記憶細胞陣列中至少一缺陷記憶細胞之一第一位址。一第一揮發性快取記憶體儲存著對應至標示著該至少一缺陷記憶細胞之第一位址之一第一快取位址。該修復電路將該第一記憶細胞陣列之至少一缺陷記憶細胞之第一位址分佈至該第一揮發性快取記憶體。當一第一記憶體存取對應至該第一快取位址時，比對電路以該第一冗餘細胞陣列之至少一冗餘記憶細胞取代該第一記憶細胞陣列中之至少一缺陷記憶細胞。 An apparatus and method for repairing a semiconductor memory device includes a first memory cell array, a first redundant cell array and a repair circuit configured to nonvolatilely store a first address designating at least one defective memory cell in the first memory cell array. A first volatile cache stores a first cached address corresponding to the first address designating the at least one defective memory cell. The repair circuit distributes the first address designating the at least one defective memory cell of the first memory cell array to the first volatile cache. Match circuitry substitutes at least one redundant memory cell from the first redundant cell array for the at least one defective memory cell in the first memory cell array when a first memory access corresponds to the first cached address. 【創作特點】一種修復半導體記憶體之設備及方法被提供。在本發明一實施例中，一種修復記憶體元件上一系列記憶細胞之方法包含非揮發性程式化一記憶體元件上之一組可程式化構件以儲存標示著第一記憶細胞陣列中至少一缺陷記憶細胞之一第一位址。標示著該至少一缺陷記憶細胞之第一位址被揮發性地儲存成為一第一快取位址。當一第一記憶體存取對應至該第一快取位址時，以至少一冗餘記憶細胞來取代該至少一缺陷記憶細胞。
在本發明另一實施例中，一種記憶體元件修復電路被提供。該修復電路包含複數個抗熔絲電路及用以非揮發性地程式化該複數個抗熔絲電路以回應修復一記憶體元件上之一系列記憶細胞所對應之程式資料而架構之程式邏輯電路。該修復電路進一步包含用以非揮發性地儲存著標示該第一記憶細胞陣列中至少一缺陷記憶細胞之一第一位址所架構之第一抗熔絲邏輯電路，其中，該第一抗熔絲邏輯電路被進一步架構以將標示著該至少一缺陷記憶細胞之第一位址分佈至該記憶體元件上之一第一揮發性快取記憶體。
在本發明再一實施例中，一種記憶體元件被提供。該記憶體元件包含一第一記憶細胞陣列及一第一冗餘細胞陣列。一種修復電路被架構以非揮發性地儲存著標示該第一記憶細胞陣列中至少一缺陷記憶細胞之一第一位址。一第一揮發性快取記憶體被架構以儲存對應至標示著該至少一缺陷記憶細胞之第一位址之一第一快取位址。該修復電路進一步被架構以將標示著該第一記憶細胞陣列中之至少一缺陷記憶細胞之第一位址分佈至該記憶體元件上之第一揮發性快取記憶體。該記憶體元件進一步包含一比對電路，其被架構以當一第一記憶體存取對應至該第一快取位址時，以來自該第一冗餘細胞陣列之至少一冗餘記憶細胞取代該第一記憶細胞陣列中之至少一缺陷記憶細胞。
在本發明又一實施例中，一種具有一記憶體元件製造於其上之半導體基板被提供。該半導體基板包含一記憶體元件，該記憶體元件包括一第一記憶細胞陣列、一第一冗餘細胞陣列、及一用以非揮發性地儲存著標示第一記憶細胞陣列中至少一缺陷記憶細胞之一第一位址所架構之修復電路。一第一揮發性快取記憶體儲存對應至標示著該至少一缺陷記憶細胞之第一位址之一第一快取位址，而該修復電路將標示著該第一記憶細胞陣列中之至少一缺陷記憶細胞之第一位址分佈至該記憶體元件上之第一揮發性快取記憶體。一比對電路在一第一記憶體存取對應至該第一快取位址時將來自該第一冗餘細胞陣列之至少一冗餘記憶細胞取代該第一記憶細胞陣列中之至少一缺陷記憶細胞。
在本發明又一實施例中，一種電子系統被提供。該電子系統包含一輸入裝置、一輸出裝置、一記憶體裝置、及耦接至該輸入、輸出及記憶體裝置之一處理器裝置，其中，該輸入、輸出、記憶體及處理器裝置中至少其中之一包含一記憶體元件。
简体摘要：揭示一种修复半导体内存组件之设备与方法，其包含一第一记忆细胞数组、一第一冗余细胞数组、及一修复电路，该电路被架构以非挥发性地存储着标示该第一记忆细胞数组中至少一缺陷记忆细胞之一第一位址。一第一挥发性高速缓存存储着对应至标示着该至少一缺陷记忆细胞之第一位址之一第一缓存位址。该修复电路将该第一记忆细胞数组之至少一缺陷记忆细胞之第一位址分布至该第一挥发性高速缓存。当一第一内存存取对应至该第一缓存位址时，比对电路以该第一冗余细胞数组之至少一冗余记忆细胞取代该第一记忆细胞数组中之至少一缺陷记忆细胞。 An apparatus and method for repairing a semiconductor memory device includes a first memory cell array, a first redundant cell array and a repair circuit configured to nonvolatilely store a first address designating at least one defective memory cell in the first memory cell array. A first volatile cache stores a first cached address corresponding to the first address designating the at least one defective memory cell. The repair circuit distributes the first address designating the at least one defective memory cell of the first memory cell array to the first volatile cache. Match circuitry substitutes at least one redundant memory cell from the first redundant cell array for the at least one defective memory cell in the first memory cell array when a first memory access corresponds to the first cached address. 【创作特点】一种修复半导体内存之设备及方法被提供。在本发明一实施例中，一种修复内存组件上一系列记忆细胞之方法包含非挥发性进程化一内存组件上之一组可进程化构件以存储标示着第一记忆细胞数组中至少一缺陷记忆细胞之一第一位址。标示着该至少一缺陷记忆细胞之第一位址被挥发性地存储成为一第一缓存位址。当一第一内存存取对应至该第一缓存位址时，以至少一冗余记忆细胞来取代该至少一缺陷记忆细胞。在本发明另一实施例中，一种内存组件修复电路被提供。该修复电路包含复数个抗熔丝电路及用以非挥发性地进程化该复数个抗熔丝电路以回应修复一内存组件上之一系列记忆细胞所对应之进程数据而架构之进程逻辑电路。该修复电路进一步包含用以非挥发性地存储着标示该第一记忆细胞数组中至少一缺陷记忆细胞之一第一位址所架构之第一抗熔丝逻辑电路，其中，该第一抗熔丝逻辑电路被进一步架构以将标示着该至少一缺陷记忆细胞之第一位址分布至该内存组件上之一第一挥发性高速缓存。在本发明再一实施例中，一种内存组件被提供。该内存组件包含一第一记忆细胞数组及一第一冗余细胞数组。一种修复电路被架构以非挥发性地存储着标示该第一记忆细胞数组中至少一缺陷记忆细胞之一第一位址。一第一挥发性高速缓存被架构以存储对应至标示着该至少一缺陷记忆细胞之第一位址之一第一缓存位址。该修复电路进一步被架构以将标示着该第一记忆细胞数组中之至少一缺陷记忆细胞之第一位址分布至该内存组件上之第一挥发性高速缓存。该内存组件进一步包含一比对电路，其被架构以当一第一内存存取对应至该第一缓存位址时，以来自该第一冗余细胞数组之至少一冗余记忆细胞取代该第一记忆细胞数组中之至少一缺陷记忆细胞。在本发明又一实施例中，一种具有一内存组件制造于其上之半导体基板被提供。该半导体基板包含一内存组件，该内存组件包括一第一记忆细胞数组、一第一冗余细胞数组、及一用以非挥发性地存储着标示第一记忆细胞数组中至少一缺陷记忆细胞之一第一位址所架构之修复电路。一第一挥发性高速缓存存储对应至标示着该至少一缺陷记忆细胞之第一位址之一第一缓存位址，而该修复电路将标示着该第一记忆细胞数组中之至少一缺陷记忆细胞之第一位址分布至该内存组件上之第一挥发性高速缓存。一比对电路在一第一内存存取对应至该第一缓存位址时将来自该第一冗余细胞数组之至少一冗余记忆细胞取代该第一记忆细胞数组中之至少一缺陷记忆细胞。在本发明又一实施例中，一种电子系统被提供。该电子系统包含一输入设备、一输出设备、一内存设备、及耦接至该输入、输出及内存设备之一处理器设备，其中，该输入、输出、内存及处理器设备中至少其中之一包含一内存组件。

IPRDB

热门服务

关于我们

友情链接

联系方式