专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW201742152A 用於製作高電阻率半導體底材之方法审中-公开
简体标题：用于制作高电阻率半导体底材之方法
公开(公告)号：TW201742152A
公开(公告)日：2017-12-01
申请号：TW106115750
申请日：2017-05-12
申请人：索泰克公司 , SOITEC
发明人：馬拉坎塞德里克 , MALAQUIN, CEDRIC , 伊卡諾魯多維克 , ECARNOT, LUDOVIC , 派瑞西達米安 , PARISSI, DAMIEN
IPC分类号： H01L21/31 , H01L21/324
CPC分类号： H01L21/76254
摘要：本發明與一種用於製作高電阻率半導體底材之方法有關，該方法包括以下步驟：提供一第一底材(101)，其設有一深度弱化層(102)；提供一第二底材(103)，其在表面處設有一氧化物層(104)；將該第一底材(101)接合至該第二底材(103)，以形成包含一埋置氧化物層(104)之一複合底材(105)；及使該複合底材(105)沿著該弱化層(102)劈裂。該方法更包括在沿著該弱化層(102)劈裂之步驟前，對包含該氧化物層(104)之第二底材(103)進行之至少一安定化步驟，詳言之為安定化熱處理。
简体摘要：本发明与一种用于制作高电阻率半导体底材之方法有关，该方法包括以下步骤：提供一第一底材(101)，其设有一深度弱化层(102)；提供一第二底材(103)，其在表面处设有一氧化物层(104)；将该第一底材(101)接合至该第二底材(103)，以形成包含一埋置氧化物层(104)之一复合底材(105)；及使该复合底材(105)沿着该弱化层(102)噼裂。该方法更包括在沿着该弱化层(102)噼裂之步骤前，对包含该氧化物层(104)之第二底材(103)进行之至少一安定化步骤，详言之为安定化热处理。

2. 发明专利

TW201742189A 用於製作包含中介層之半導體結構之方法审中-公开
简体标题：用于制作包含中介层之半导体结构之方法
公开(公告)号：TW201742189A
公开(公告)日：2017-12-01
申请号：TW106117418
申请日：2017-05-25
申请人：索泰克公司 , SOITEC
发明人：阮璧顏 , NGUYEN, BICH-YEN , 伊卡諾魯多維克 , ECARNOT, LUDOVIC , 班穆罕默德那地雅 , BEN MOHAMED, NADIA , 馬勒維克里斯多夫 , MALEVILLE, CHRISTOPHE
IPC分类号： H01L21/762 , H01L21/48 , H01L23/522
CPC分类号： H01L21/6835 , H01L21/4857 , H01L21/561 , H01L21/568 , H01L21/7624 , H01L23/3121 , H01L24/02 , H01L24/08 , H01L24/11 , H01L24/13 , H01L24/16 , H01L24/29 , H01L24/32 , H01L24/80 , H01L24/81 , H01L24/83 , H01L24/92 , H01L24/94 , H01L24/97 , H01L25/0657 , H01L25/50 , H01L2221/68318 , H01L2221/6835 , H01L2221/68359 , H01L2221/68377 , H01L2221/68381 , H01L2224/02313 , H01L2224/02331 , H01L2224/0239 , H01L2224/05548 , H01L2224/08145 , H01L2224/08225 , H01L2224/1148 , H01L2224/11849 , H01L2224/13024 , H01L2224/16145 , H01L2224/16227 , H01L2224/29024 , H01L2224/32145 , H01L2224/80006 , H01L2224/80894 , H01L2224/81005 , H01L2224/81193 , H01L2224/83005 , H01L2224/8385 , H01L2224/92 , H01L2224/94 , H01L2224/97 , H01L2225/06517 , H01L2225/06572 , H01L2924/19107 , H01L2924/381 , H01L2924/00014 , H01L2224/81 , H01L2224/80 , H01L2224/83 , H01L2224/02 , H01L2224/0231 , H01L2924/01013 , H01L2924/01029 , H01L2224/11 , H01L23/562 , H01L21/78 , H01L2224/27
摘要：本發明涉及一種用於製作一半導體結構之方法，其包括：在選定條件下將氫種及氦種引入一暫時支撐件(1)，以在該暫時支撐件(1)中一預定深度處形成一弱化平面(2)，並定義出一表面層(3)及該暫時支撐件(1)之一剩餘部分(4)；在該暫時支撐件(1)上形成一互連層(5)；將至少一半導體晶片(6)安置在該互連層(5)上；將一加強件(8)組裝在該至少一半導體晶片(6)之背面；及對該暫時支撐件(1)提供熱能以分離該剩餘部分(4)並提供所述半導體結構。
简体摘要：本发明涉及一种用于制作一半导体结构之方法，其包括：在选定条件下将氢种及氦种引入一暂时支撑件(1)，以在该暂时支撑件(1)中一预定深度处形成一弱化平面(2)，并定义出一表面层(3)及该暂时支撑件(1)之一剩余部分(4)；在该暂时支撑件(1)上形成一互连层(5)；将至少一半导体芯片(6)安置在该互连层(5)上；将一加强件(8)组装在该至少一半导体芯片(6)之背面；及对该暂时支撑件(1)提供热能以分离该剩余部分(4)并提供所述半导体结构。

3. 发明专利

TW201735124A 用於決定供體基材中適當佈植能量的方法及半導體覆絕緣體型結構的製造方法审中-公开
简体标题：用于决定供体基材中适当布植能量的方法及半导体覆绝缘体型结构的制造方法
公开(公告)号：TW201735124A
公开(公告)日：2017-10-01
申请号：TW106106821
申请日：2017-03-02
申请人：索泰克公司 , SOITEC
发明人：艾卡諾特路多維克 , ECARNOT, LUDOVIC , 班默罕梅德納迪亞 , BEN MOHAMED, NADIA , 杜瑞特凱琳 , DURET, CARINE
IPC分类号： H01L21/265 , H01L21/283
CPC分类号： H01L21/76254 , H01L22/12 , H01L22/20
摘要：本發明係關於用於決定供體基材中的至少兩個原子種類之適當佈植能量，以便產生弱化區的方法，該弱化區界定將要轉移至受體基材上之單晶半導體層，該方法包含以下步驟： (i)在該供體基材及該受體基材中之至少一者上形成電介質層； (ii)將該等種類共佈植於該供體基材中； (iii)將該供體基材結合於該受體基材上； (iv)沿著該弱化區分離該供體基材，以便轉移該單晶半導體層且恢復該供體基材之剩餘部分； (v)檢查該供體基材或該受體基材之該剩餘部分的周邊冠部，該單晶半導體層在步驟(iv)處在該周邊冠部上轉移； (vi)若該冠部展現轉移至該受體基材上之區，則決定步驟(ii)處之該佈植能量太高的事實； (vii)若該冠部未展現轉移至該受體基材上之區，則決定步驟(ii)處之該佈植能量適當的事實。
简体摘要：本发明系关于用于决定供体基材中的至少两个原子种类之适当布植能量，以便产生弱化区的方法，该弱化区界定将要转移至受体基材上之单晶半导体层，该方法包含以下步骤： (i)在该供体基材及该受体基材中之至少一者上形成电介质层； (ii)将该等种类共布植于该供体基材中； (iii)将该供体基材结合于该受体基材上； (iv)沿着该弱化区分离该供体基材，以便转移该单晶半导体层且恢复该供体基材之剩余部分； (v)检查该供体基材或该受体基材之该剩余部分的周边冠部，该单晶半导体层在步骤(iv)处在该周边冠部上转移； (vi)若该冠部展现转移至该受体基材上之区，则决定步骤(ii)处之该布植能量太高的事实； (vii)若该冠部未展现转移至该受体基材上之区，则决定步骤(ii)处之该布植能量适当的事实。

4. 发明专利

TW201703110A 單晶底材之層移轉方法审中-公开
简体标题：单晶底材之层移转方法
公开(公告)号：TW201703110A
公开(公告)日：2017-01-16
申请号：TW105114614
申请日：2016-05-11
申请人：索泰克公司 , SOITEC
发明人：伊卡諾魯多維克 , ECARNOT, LUDOVIC , 戴佛尼可拉斯 , DAVAL, NICOLAS , 班穆罕默德娜蒂雅 , BEN MOHAMED, NADIA , 波爾蒂弗朗索瓦 , 大衛卡洛爾 , DAVID, CAROLE , 蓋倫伊莎貝爾 , GUERIN, ISABELLE
IPC分类号： H01L21/02
CPC分类号： H01L21/76251 , B28D5/00 , H01L21/02002 , H01L21/76254
摘要：本發明係關於一種將一層(11)從稱為施體底材(1)之一單晶底材移轉到一受體底材(2)上之方法，該方法包括：- 提供該單晶施體底材(1)，其設有被定向成在其晶體之一第一方向上之一V型切口，以及連接著待移轉之該層(11)之一弱化區(10)；- 將該單晶施體底材(1)鍵合至該受體底材(2)上，該單晶施體底材(1)之主要表面(12)位於鍵合界面，就該待移轉層(11)而言，該主要表面(12)係在相反於該弱化區(10)之一側；及- 使該單晶施體底材(1)沿著該弱化區(10)分離；該方法之特徵在於，該單晶施體底材(1)在鍵合至該受體底材(2)之主要表面(12)上有一原子台階陣列，其實質上朝所述晶體之一第二方向延伸，該第二方向相異於所述第一方向。
简体摘要：本发明系关于一种将一层(11)从称为施体底材(1)之一单晶底材移转到一受体底材(2)上之方法，该方法包括：- 提供该单晶施体底材(1)，其设有被定向成在其晶体之一第一方向上之一V型切口，以及连接着待移转之该层(11)之一弱化区(10)；- 将该单晶施体底材(1)键合至该受体底材(2)上，该单晶施体底材(1)之主要表面(12)位于键合界面，就该待移转层(11)而言，该主要表面(12)系在相反于该弱化区(10)之一侧；及- 使该单晶施体底材(1)沿着该弱化区(10)分离；该方法之特征在于，该单晶施体底材(1)在键合至该受体底材(2)之主要表面(12)上有一原子台阶数组，其实质上朝所述晶体之一第二方向延伸，该第二方向相异于所述第一方向。

5. 发明专利

TW202018825A 用於製造互補式場效電晶體(CFET)裝置之方法审中-公开
简体标题：用于制造互补式场效应管(CFET)设备之方法
公开(公告)号：TW202018825A
公开(公告)日：2020-05-16
申请号：TW108131711
申请日：2019-09-03
申请人：法商索泰克公司 , SOITEC
发明人：史瓦然貝區瓦特 , SCHWARZENBACH, WALTER , 艾卡諾特路多維克 , ECARNOT, LUDOVIC , 戴佛尼可拉斯 , DAVAL, NICOLAS , 阮碧煙 , NGUYEN, BICH-YEN , 貝斯納德古拉米 , BESNARD, GUILLAUME
IPC分类号： H01L21/335 , H01L21/20
摘要：本發明係關於一種用於製造一CFET裝置之方法，該方法之特徵在於其包含： - 形成一雙絕緣體上半導體基體，該雙絕緣體上半導體基體自其基底至其表面依次地包含：一載體基體、一第一電氣絕緣層、一第一單晶半導體層、一第二電氣絕緣層及一第二單晶半導體層； - 自該基體之該表面至該第一電氣絕緣層形成溝槽，以便形成至少一個鰭片， - 在各鰭片中，在該第一半導體層中形成一第一電晶體之一通道及在該第二半導體層中形成類型與該第一電晶體相對之一第二電晶體的一通道，該雙絕緣體上半導體基體之該形成包含： - 執行一第一層轉移步驟，以便將該第一電氣絕緣層及該第一單晶半導體層轉移至該載體基體，以便形成一第一絕緣體上半導體基體，該第一層轉移步驟包含在一足夠高之溫度下的一熱處理以使該第一單晶半導體層平滑至小於0.1 nm RMS之一粗糙度， - 在該熱處理之後，執行一第二層轉移步驟以便將該第二電氣絕緣層及該第二單晶半導體層轉移至該第一絕緣體上半導體基體之該第一單晶半導體層。
简体摘要：本发明系关于一种用于制造一CFET设备之方法，该方法之特征在于其包含： - 形成一双绝缘体上半导体基体，该双绝缘体上半导体基体自其基底至其表面依次地包含：一载体基体、一第一电气绝缘层、一第一单晶半导体层、一第二电气绝缘层及一第二单晶半导体层； - 自该基体之该表面至该第一电气绝缘层形成沟槽，以便形成至少一个鳍片， - 在各鳍片中，在该第一半导体层中形成一第一晶体管之一信道及在该第二半导体层中形成类型与该第一晶体管相对之一第二晶体管的一信道，该双绝缘体上半导体基体之该形成包含： - 运行一第一层转移步骤，以便将该第一电气绝缘层及该第一单晶半导体层转移至该载体基体，以便形成一第一绝缘体上半导体基体，该第一层转移步骤包含在一足够高之温度下的一热处理以使该第一单晶半导体层平滑至小于0.1 nm RMS之一粗糙度， - 在该热处理之后，运行一第二层转移步骤以便将该第二电气绝缘层及该第二单晶半导体层转移至该第一绝缘体上半导体基体之该第一单晶半导体层。

6. 发明专利

TWI629725B 用於製作高電阻率半導體底材之方法有权
简体标题：用于制作高电阻率半导体底材之方法
公开(公告)号：TWI629725B
公开(公告)日：2018-07-11
申请号：TW106115750
申请日：2017-05-12
申请人：索泰克公司 , SOITEC
发明人：馬拉坎塞德里克 , MALAQUIN, CEDRIC , 伊卡諾魯多維克 , ECARNOT, LUDOVIC , 派瑞西達米安 , PARISSI, DAMIEN
IPC分类号： H01L21/31 , H01L21/324

7. 发明专利

TW201832354A 用於前側型成像器之基材及製造該基材之方法审中-公开
简体标题：用于前侧型成像器之基材及制造该基材之方法
公开(公告)号：TW201832354A
公开(公告)日：2018-09-01
申请号：TW107101072
申请日：2018-01-11
申请人：法商索泰克公司 , SOITEC
发明人：史瓦然貝區瓦特 , SCHWARZENBACH, WALTER , 寇農洽克歐雷格 , KONONCHUK, OLEG , 艾卡諾特路多維克 , ECARNOT, LUDOVIC , 米巧克里斯提里 , MICHAU, CHRISTELLE
IPC分类号： H01L27/146 , H01L21/20
摘要：本發明係關於一種用於前側型成像器的基材，其相繼包含一半導體支撐基材、一電絕緣層及一半導體活性層，其特徵為該活性層係一由矽-鍺製得的磊晶層，其鍺含量係少於10%。本發明亦關於一種製造此基材的方法。
简体摘要：本发明系关于一种用于前侧型成像器的基材，其相继包含一半导体支撑基材、一电绝缘层及一半导体活性层，其特征为该活性层系一由硅-锗制得的磊晶层，其锗含量系少于10%。本发明亦关于一种制造此基材的方法。

8. 发明专利

TW201802881A 用於製造用以形成三維單片積體電路之結構的方法审中-公开
简体标题：用于制造用以形成三维单片集成电路之结构的方法
公开(公告)号：TW201802881A
公开(公告)日：2018-01-16
申请号：TW106111032
申请日：2017-03-31
申请人：索泰克公司 , SOITEC
发明人：菲古特克里斯多夫 , FIGUET, CHRISTOPHE , 艾卡諾特路多維克 , ECARNOT, LUDOVIC , 阮碧煙 , NGUYEN, BICH-YEN , 史瓦然貝區瓦特 , SCHWARZENBACH, WALTER , 戴爾普瑞特丹尼爾 , DELPART, DANIEL , 拉杜優娜特 , RADU, IONUT
IPC分类号： H01L21/18 , H01L21/306 , H01L25/00
CPC分类号： H01L21/187 , H01L21/30604 , H01L25/50
摘要：本發明係關於一種用於製造包含第一基板及半導體層之結構的方法，該第一基板包含可能受高於400℃之溫度損壞的至少一個電子組件，該半導體層在該第一基板上延伸，該方法之特徵在於其包含以下步驟： (a)在該第一基板上提供第一結合金屬層， (b)提供第二基板，其依次包含： -半導體基底基板， -多個半導體外延層之堆疊，SixGe1-x層，其中0≤x≤1，該SixGe1-x層位於該堆疊的與該基底基板相對之表面處， -第二結合金屬層， (c)經由該第一結合金屬層及該第二結合金屬層來結合該第一基板及該第二基板，該結合步驟在低於或等於400℃之溫度下實施， (d)移除該第二基板之一部分從而在該第一基板上轉移該SixGe1-x層，該移除包含相對於該SixGe1-x層至少選擇性地化學蝕刻該第二基板之層。
简体摘要：本发明系关于一种用于制造包含第一基板及半导体层之结构的方法，该第一基板包含可能受高于400℃之温度损坏的至少一个电子组件，该半导体层在该第一基板上延伸，该方法之特征在于其包含以下步骤： (a)在该第一基板上提供第一结合金属层， (b)提供第二基板，其依次包含： -半导体基底基板， -多个半导体外延层之堆栈，SixGe1-x层，其中0≤x≤1，该SixGe1-x层位于该堆栈的与该基底基板相对之表面处， -第二结合金属层， (c)经由该第一结合金属层及该第二结合金属层来结合该第一基板及该第二基板，该结合步骤在低于或等于400℃之温度下实施， (d)移除该第二基板之一部分从而在该第一基板上转移该SixGe1-x层，该移除包含相对于该SixGe1-x层至少选择性地化学蚀刻该第二基板之层。

9. 发明专利

TW202015226A 前側成像器及用於製造此成像器之方法审中-公开
简体标题：前侧成像器及用于制造此成像器之方法
公开(公告)号：TW202015226A
公开(公告)日：2020-04-16
申请号：TW108121761
申请日：2019-06-21
申请人：法商索泰克公司 , SOITEC
发明人：史瓦然貝區瓦特 , SCHWARZENBACH, WALTER , 西利爾曼紐 , SELLIER, MANUEL , 艾卡諾特路多維克 , ECARNOT, LUDOVIC
IPC分类号： H01L27/146
摘要：本發明有關一種前側成像器，其依序包含： - 一半導體載體基材， - 一第一電絕緣分離層，及 - 一單晶半導體層，稱作主動層，其包含光二極體之一矩陣陣列，該成像器之特徵在於其進一步在該載體基材與該第一電絕緣層之間包含： - 一第二電絕緣分離層，及 - 一第二半導體或導電層，稱作中間層，其排列在該第二分離層與該第一分離層之間，該第二分離層比該第一分離層厚。
简体摘要：本发明有关一种前侧成像器，其依序包含： - 一半导体载体基材， - 一第一电绝缘分离层，及 - 一单晶半导体层，称作主动层，其包含光二极管之一矩阵数组，该成像器之特征在于其进一步在该载体基材与该第一电绝缘层之间包含： - 一第二电绝缘分离层，及 - 一第二半导体或导电层，称作中间层，其排列在该第二分离层与该第一分离层之间，该第二分离层比该第一分离层厚。

10. 发明专利

TW201903962A 特別是用於前側型成像器之絕緣型結構上的半導體，及製造此結構之方法审中-公开
简体标题：特别是用于前侧型成像器之绝缘型结构上的半导体，及制造此结构之方法
公开(公告)号：TW201903962A
公开(公告)日：2019-01-16
申请号：TW107109656
申请日：2018-03-21
申请人：法商索泰克公司 , SOITEC
发明人：史瓦然貝區瓦特 , SCHWARZENBACH, WALTER , 寇農洽克歐雷格 , KONONCHUK, OLEG , 艾卡諾特路多維克 , ECARNOT, LUDOVIC
IPC分类号： H01L21/762
摘要：本發明有關一種特別是用於前側型成像器的絕緣型結構上的半導體，從其後側到其前側依次包含一半導體支撐基板（1），一電絕緣層（2）和一稱為主動層之單晶半導體層（3），特徵在於該主動層（3）由一相對於支撐基板（1）具有機械應力狀態的半導體材料製成，且在於該支撐基板（1）在其後側包含一氧化矽層（4），該氧化物層（4）的厚度經選擇為補償在藉由磊晶形成該支撐基板上的至少一部分主動層之後該結構的冷卻期間，因該主動層與該支撐基板之間的機械應力導致的弓形。
简体摘要：本发明有关一种特别是用于前侧型成像器的绝缘型结构上的半导体，从其后侧到其前侧依次包含一半导体支撑基板（1），一电绝缘层（2）和一称为主动层之单晶半导体层（3），特征在于该主动层（3）由一相对于支撑基板（1）具有机械应力状态的半导体材料制成，且在于该支撑基板（1）在其后侧包含一氧化硅层（4），该氧化物层（4）的厚度经选择为补偿在借由磊晶形成该支撑基板上的至少一部分主动层之后该结构的冷却期间，因该主动层与该支撑基板之间的机械应力导致的弓形。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式