专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI540584B 半導體記憶體元件、測試電路、及其測試操作方法有权
简体标题：半导体内存组件、测试电路、及其测试操作方法
公开(公告)号：TWI540584B
公开(公告)日：2016-07-01
申请号：TW100149355
申请日：2011-12-28
申请人：海力士半導體股份有限公司 , HYNIX SEMICONDUCTOR INC.
发明人：都昌鎬 , DO, CHANG-HO , 康卜文 , KANG, BOK-MOON , 丁台衡 , JUNG, TAE-HYUNG , 金演祐 , KIM, KYEON-WOO
IPC分类号： G11C29/08 , G11C29/56
CPC分类号： G11C29/1201 , G11C29/40

2. 发明专利

TWI550623B 半導體記憶體元件、測試電路、及其測試操作方法有权
简体标题：半导体内存组件、测试电路、及其测试操作方法
公开(公告)号：TWI550623B
公开(公告)日：2016-09-21
申请号：TW100149339
申请日：2011-12-28
申请人：海力士半導體股份有限公司 , HYNIX SEMICONDUCTOR INC.
发明人：都昌鎬 , DO, CHANG-HO , 金演祐 , KIM, KYEON-WOO
IPC分类号： G11C29/04
CPC分类号： G11C29/1201

3. 发明专利

TW201241835A 半導體記憶體元件、測試電路、及其測試操作方法 SEMICONDUCTOR MEMORY DEVICE, TEST CIRCUIT, AND TEST OPERATION METHOD THEREOF 审中-公开
简体标题：半导体内存组件、测试电路、及其测试操作方法 SEMICONDUCTOR MEMORY DEVICE, TEST CIRCUIT, AND TEST OPERATION METHOD THEREOF
公开(公告)号：TW201241835A
公开(公告)日：2012-10-16
申请号：TW100149355
申请日：2011-12-28
申请人：海力士半導體股份有限公司
发明人：都昌鎬 , 康卜文 , 丁台衡 , 金演祐
IPC分类号： G11C
CPC分类号： G11C29/1201 , G11C29/40
摘要：一種半導體記憶體元件包括:複數個記憶體庫,每一記憶體庫包括複數個第一記憶體胞及複數個第二記憶體胞;一第一輸入/輸出單元,其經組態以在該等第一記憶體胞與複數個第一資料墊之間傳送第一資料;一第二輸入/輸出單元,其經組態以在該等第二記憶體胞與複數個第二資料墊之間傳送第二資料;一路徑選擇單元,其經組態以在一測試模式期間將透過該等第一資料墊輸入之該第一資料傳送至該等第一記憶體胞及該等第二記憶體胞兩者;及一測試模式控制單元,其經組態以在該測試模式期間比較該等第一記憶體胞與該等第二記憶體胞之該第一資料,且基於一比較結果控制該等第一資料墊以表示一失敗狀態。
简体摘要：一种半导体内存组件包括:复数个内存库,每一内存库包括复数个第一内存胞及复数个第二内存胞;一第一输入/输出单元,其经组态以在该等第一内存胞与复数个第一数据垫之间发送第一数据;一第二输入/输出单元,其经组态以在该等第二内存胞与复数个第二数据垫之间发送第二数据;一路径选择单元,其经组态以在一测试模式期间将透过该等第一数据垫输入之该第一数据发送至该等第一内存胞及该等第二内存胞两者;及一测试模式控制单元,其经组态以在该测试模式期间比较该等第一内存胞与该等第二内存胞之该第一数据,且基于一比较结果控制该等第一数据垫以表示一失败状态。

4. 发明专利

TW201241834A 半導體記憶體元件、測試電路、及其測試操作方法 SEMICONDUCTOR MEMORY DEVICE, TEST CIRCUIT, AND TEST OPERATION METHOD THEREOF 审中-公开
简体标题：半导体内存组件、测试电路、及其测试操作方法 SEMICONDUCTOR MEMORY DEVICE, TEST CIRCUIT, AND TEST OPERATION METHOD THEREOF
公开(公告)号：TW201241834A
公开(公告)日：2012-10-16
申请号：TW100149339
申请日：2011-12-28
申请人：海力士半導體股份有限公司
发明人：都昌鎬 , 金演祐
IPC分类号： G11C
CPC分类号： G11C29/1201
摘要：一種半導體記憶體元件包括:複數個記憶體庫,每一記憶體庫包括複數個第一記憶體胞及複數個第二記憶體胞;一第一輸入/輸出單元,其經組態以在該等第一記憶體胞與複數個第一資料墊之間傳送第一資料;一第二輸入/輸出單元,其經組態以在該等第二記憶體胞與複數個第二資料墊之間傳送第二資料;一路徑選擇單元,其經組態以在一測試模式期間將透過該等第一資料墊輸入之該第一資料傳送至該等第一記憶體胞及該等第二記憶體胞兩者;及一測試模式控制單元,其經組態以在該測試模式期間比較該等第一記憶體胞與該等第二記憶體胞之該第一資料,且基於一比較結果控制該等第一資料墊中之至少一者以表示一失敗狀態。
简体摘要：一种半导体内存组件包括:复数个内存库,每一内存库包括复数个第一内存胞及复数个第二内存胞;一第一输入/输出单元,其经组态以在该等第一内存胞与复数个第一数据垫之间发送第一数据;一第二输入/输出单元,其经组态以在该等第二内存胞与复数个第二数据垫之间发送第二数据;一路径选择单元,其经组态以在一测试模式期间将透过该等第一数据垫输入之该第一数据发送至该等第一内存胞及该等第二内存胞两者;及一测试模式控制单元,其经组态以在该测试模式期间比较该等第一内存胞与该等第二内存胞之该第一数据,且基于一比较结果控制该等第一数据垫中之至少一者以表示一失败状态。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式