专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW202014547A 選擇性地形成膜之方法及系統审中-公开
简体标题：选择性地形成膜之方法及系统
公开(公告)号：TW202014547A
公开(公告)日：2020-04-16
申请号：TW108121061
申请日：2019-06-18
申请人：日商東京威力科創股份有限公司 , TOKYO ELECTRON LIMITED
发明人：東雲秀司 , AZUMO, SHUJI
IPC分类号： C23C16/44 , C23C16/455 , H01L21/02
摘要： [課題]提供一種「對於具有3種類以上之表面的基板，僅在特定之1個表面選擇性地形成膜」的技術。 [解決手段]一種將膜形成於基板上的方法，其特徵係，具有如下述之步驟：準備具有第1基板區域與第2基板區域的基板，該第2基板區域，係具有由不同於第1基板區域之材料所形成之至少2種類的表面；在第2基板區域的表面，選擇性地形成第1自組織化單分子膜可吸附之中間膜，該第1自組織化單分子膜，係抑制膜形成於第2基板區域；接著，選擇性地使第1自組織化單分子膜吸附於中間膜的表面；及接著，在第1基板區域的表面選擇性地形成膜。
简体摘要： [课题]提供一种“对于具有3种类以上之表面的基板，仅在特定之1个表面选择性地形成膜”的技术。 [解决手段]一种将膜形成于基板上的方法，其特征系，具有如下述之步骤：准备具有第1基板区域与第2基板区域的基板，该第2基板区域，系具有由不同于第1基板区域之材料所形成之至少2种类的表面；在第2基板区域的表面，选择性地形成第1自组织化单分子膜可吸附之中间膜，该第1自组织化单分子膜，系抑制膜形成于第2基板区域；接着，选择性地使第1自组织化单分子膜吸附于中间膜的表面；及接着，在第1基板区域的表面选择性地形成膜。

2. 发明专利

TWI404822B 成膜方法及記憶媒體（二）失效
简体标题：成膜方法及记忆媒体（二）
公开(公告)号：TWI404822B
公开(公告)日：2013-08-11
申请号：TW099131351
申请日：2010-09-16
申请人：東京威力科創股份有限公司 , TOKYO ELECTRON LIMITED
发明人：小島康彥 , KOJIMA, YASUHIKO , 東雲秀司 , AZUMO, SHUJI
IPC分类号： C23C16/54 , C23C16/06
CPC分类号： C23C16/18 , C23C16/45525 , C23C16/52 , C23C16/56 , C23C18/165 , C23C18/1653 , C23C18/1658 , C23C18/166 , C23C18/1678 , C23C18/1696 , C23C18/34 , C23C28/023 , H01L21/28562 , H01L21/76843

3. 发明专利

TW201124564A 成膜方法及記憶媒體（一）审中-公开
简体标题：成膜方法及记忆媒体（一）
公开(公告)号：TW201124564A
公开(公告)日：2011-07-16
申请号：TW099131353
申请日：2010-09-16
申请人：東京威力科創股份有限公司
发明人：小島康彥 , 東雲秀司
IPC分类号： C25D
CPC分类号： C25D7/123 , C25D3/38 , C25D5/34 , C25D17/001 , H01L21/28556 , H01L21/2885 , H01L21/76873
摘要：本發明關於一種成膜方法及記憶媒體，該成膜方法具有以下步驟：準備表面形成有作為種晶層的Co膜之基板；對該基板施加使Co的表面電位較Co的氧化電位要低之負電壓；之後，在持續對該基板施加負電壓之狀態下，將該Co膜浸漬在以硫酸銅溶液為主體的電鍍液，並藉由電解電鍍而於該基板的Co膜上形成Cu膜。
简体摘要：本发明关于一种成膜方法及记忆媒体，该成膜方法具有以下步骤：准备表面形成有作为种晶层的Co膜之基板；对该基板施加使Co的表面电位较Co的氧化电位要低之负电压；之后，在持续对该基板施加负电压之状态下，将该Co膜浸渍在以硫酸铜溶液为主体的电镀液，并借由电解电镀而于该基板的Co膜上形成Cu膜。

4. 发明专利

TW201124554A 成膜方法及記憶媒體（二）失效
简体标题：成膜方法及记忆媒体（二）
公开(公告)号：TW201124554A
公开(公告)日：2011-07-16
申请号：TW099131351
申请日：2010-09-16
申请人：東京威力科創股份有限公司
发明人：小島康彥 , 東雲秀司
IPC分类号： C23C
CPC分类号： C23C16/18 , C23C16/45525 , C23C16/52 , C23C16/56 , C23C18/165 , C23C18/1653 , C23C18/1658 , C23C18/166 , C23C18/1678 , C23C18/1696 , C23C18/34 , C23C28/023 , H01L21/28562 , H01L21/76843
摘要：本發明關於一種成膜方法及記憶媒體，該成膜方法係將基板收納至處理容器內，並在氣相狀態下將含有鈷脒之成膜原料與含有羧酸之還原劑導入至處理容器內，而於基板上形成Co膜。
简体摘要：本发明关于一种成膜方法及记忆媒体，该成膜方法系将基板收纳至处理容器内，并在气相状态下将含有钴脒之成膜原料与含有羧酸之还原剂导入至处理容器内，而于基板上形成Co膜。

5. 发明专利

TW201230204A 成膜方法、半導體裝置與其製造方法、及基板處理裝置审中-公开
简体标题：成膜方法、半导体设备与其制造方法、及基板处理设备
公开(公告)号：TW201230204A
公开(公告)日：2012-07-16
申请号：TW100132519
申请日：2011-09-09
申请人：東京威力科創股份有限公司
发明人：三好秀典 , 東雲秀司
IPC分类号： H01L
CPC分类号： H01L21/02271 , H01L21/02211 , H01L21/0223 , H01L21/02348 , H01L21/28026 , H01L21/28158 , H01L21/28264 , H01L21/32051 , H01L21/445 , H01L21/67069 , H01L21/76802 , H01L21/76874 , H01L29/1608 , H01L29/2003 , H01L29/22 , H01L29/49 , H01L29/4908 , H01L29/51 , H01L51/0055 , H01L51/0094 , H01L51/0537
摘要：本發明關於一種成膜方法、半導體裝置與其製造方法、及基板處理裝置,其目的在於提供一種可不使用真空裝置而形成能適用於電晶體等半導體裝置之MOS構造的層積膜。該成膜方法具備:在具有半導體膜的基板上塗佈聚矽烷溶液,以於半導體膜上形成聚矽烷膜之工序(步驟1);以及藉由在聚矽膜上塗佈金屬鹽溶液來形成金屬離子含有膜,俾分別將聚矽烷膜改質為聚矽氧烷膜,並將金屬離子含有膜改質為金屬微粒含有膜之工序(步驟2);以形成MOS構造之層積膜。
简体摘要：本发明关于一种成膜方法、半导体设备与其制造方法、及基板处理设备,其目的在于提供一种可不使用真空设备而形成能适用于晶体管等半导体设备之MOS构造的层积膜。该成膜方法具备:在具有半导体膜的基板上涂布聚硅烷溶液,以于半导体膜上形成聚硅烷膜之工序(步骤1);以及借由在聚硅膜上涂布金属盐溶液来形成金属离子含有膜,俾分别将聚硅烷膜改质为聚硅氧烷膜,并将金属离子含有膜改质为金属微粒含有膜之工序(步骤2);以形成MOS构造之层积膜。

6. 发明专利

TW201124555A 成膜裝置、成膜方法及記憶媒體审中-公开
简体标题：成膜设备、成膜方法及记忆媒体
公开(公告)号：TW201124555A
公开(公告)日：2011-07-16
申请号：TW099131354
申请日：2010-09-16
申请人：東京威力科創股份有限公司
发明人：東雲秀司 , 小島康彥
IPC分类号： C23C
CPC分类号： C23C16/45561 , C23C16/16 , C23C16/52 , H01L21/28556
摘要：本發明係提供一種成膜裝置，其具備有：處理室；加熱器，係用以於處理室內對晶圓進行加熱；成膜原料容器，係設置於處理室外，收納有作為成膜原料的羰基鈷；配管，係用以從成膜原料容器將氣體狀羰基鈷供給至處理室；排氣機構，係對處理室內部進行減壓排氣；羰基鈷供給機構，係用以從成膜原料容器經由配管而將氣體狀羰基鈷供給至處理室；溫度控制器，係控制使原料容器及配管之溫度未達羰基鈷之裂解開始溫度；以及CO氣體供給機構，係將CO氣體供給至原料容器內。
简体摘要：本发明系提供一种成膜设备，其具备有：处理室；加热器，系用以于处理室内对晶圆进行加热；成膜原料容器，系设置于处理室外，收纳有作为成膜原料的羰基钴；配管，系用以从成膜原料容器将气体状羰基钴供给至处理室；排气机构，系对处理室内部进行减压排气；羰基钴供给机构，系用以从成膜原料容器经由配管而将气体状羰基钴供给至处理室；温度控制器，系控制使原料容器及配管之温度未达羰基钴之裂解开始温度；以及CO气体供给机构，系将CO气体供给至原料容器内。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式