专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW434854B 堆疊晶片封裝構造之製造方法有权
简体标题：堆栈芯片封装构造之制造方法
公开(公告)号：TW434854B
公开(公告)日：2001-05-16
申请号：TW088119702
申请日：1999-11-09
申请人：日月光半導體製造股份有限公司
发明人：白宗民 , 李崇豪 , 張簡寶徽 , 林孟輝 , 王頌斐
IPC分类号： H01L
CPC分类号： H01L25/50 , H01L24/73 , H01L25/0657 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2224/83856 , H01L2224/92247 , H01L2225/0651 , H01L2924/01087 , H01L2924/15311 , H01L2924/3511 , H01L2924/00014 , H01L2924/00 , H01L2924/00012
摘要：一種堆疊晶片封裝構造之製造方法，其包含下列步驟：(A)將第一晶片利用第一膠層貼在一基板之上表面；(B)部份硬化(partial curing)該第一膠層使得其固化(gelation)至足以固定第一晶片但不變硬(cured)，藉此使得該第一晶片以及基板之彎翹最小化以確保後續製程之進行;(C)將第二晶片利用第二膠層貼在該第一晶片上；(D)硬化(curing)該第一膠層以及第二膠層；(E)電性連接該第一晶片以及第二晶片至該基板用以與外界形成電性連接之構造;(F)形成一封膠體於該第一晶片、第二晶片以及該基板上表面之一部分。由於該第一膠層可以在第二膠層硬化過程中可一併達到硬化，因此根據本發明之製造堆疊晶片封裝構造之方法可以縮短生產時間(cycle time)因而降低製造成本並達到確保製程品質的目的。
简体摘要：一种堆栈芯片封装构造之制造方法，其包含下列步骤：(A)将第一芯片利用第一胶层贴在一基板之上表面；(B)部份硬化(partial curing)该第一胶层使得其固化(gelation)至足以固定第一芯片但不变硬(cured)，借此使得该第一芯片以及基板之弯翘最小化以确保后续制程之进行;(C)将第二芯片利用第二胶层贴在该第一芯片上；(D)硬化(curing)该第一胶层以及第二胶层；(E)电性连接该第一芯片以及第二芯片至该基板用以与外界形成电性连接之构造;(F)形成一封胶体于该第一芯片、第二芯片以及该基板上表面之一部分。由于该第一胶层可以在第二胶层硬化过程中可一并达到硬化，因此根据本发明之制造堆栈芯片封装构造之方法可以缩短生产时间(cycle time)因而降低制造成本并达到确保制程品质的目的。

2. 发明专利

TW522487B 封膠後研磨封裝製程无效
简体标题：封胶后研磨封装制程
公开(公告)号：TW522487B
公开(公告)日：2003-03-01
申请号：TW090130007
申请日：2001-12-04
申请人：日月光半導體製造股份有限公司
发明人：謝新賢 , 白宗民
IPC分类号： H01L
摘要：在覆晶晶片封裝過程中，先將覆晶晶片予以封裝再施以研磨程序之方法。首先將一個以上之覆晶晶片藉由位於正面之複數個凸塊，電性連接於一封裝基板上表面之焊墊上，其中這些凸塊對應於焊墊上的電路。接著填充封裝材料於覆晶晶片之每一凸塊間，並覆蓋封裝基板與覆晶晶片的上表面，直至覆晶晶片全部被覆蓋面形成一平面之封裝體。最後對此封裝體施行研磨程序，以移除位於覆晶晶片上之封裝材料，並曝露出其背面，此研磨程序在達到覆晶晶片預定之厚度後即停止。
简体摘要：在覆晶芯片封装过程中，先将覆晶芯片予以封装再施以研磨进程之方法。首先将一个以上之覆晶芯片借由位于正面之复数个凸块，电性连接于一封装基板上表面之焊垫上，其中这些凸块对应于焊垫上的电路。接着填充封装材料于覆晶芯片之每一凸块间，并覆盖封装基板与覆晶芯片的上表面，直至覆晶芯片全部被覆盖面形成一平面之封装体。最后对此封装体施行研磨进程，以移除位于覆晶芯片上之封装材料，并曝露出其背面，此研磨进程在达到覆晶芯片预定之厚度后即停止。

3. 发明专利

TW413875B 堆疊晶片之焊墊構造有权
简体标题：堆栈芯片之焊垫构造
公开(公告)号：TW413875B
公开(公告)日：2000-12-01
申请号：TW088105992
申请日：1999-04-14
申请人：日月光半導體製造股份有限公司
发明人：白宗民 , 李俊哲 , 陳道有 , 陶恕
IPC分类号： H01L
CPC分类号： H01L2224/05554 , H01L2224/48091 , H01L2224/48227 , H01L2224/48463 , H01L2224/49 , H01L2224/49175 , H01L2225/06562 , H01L2924/00014 , H01L2924/00 , H01L2924/00012
摘要：本發明係有關一種堆疊晶片之焊墊構造，該構造主要包含一基板、一第一晶片、一第二晶片、一第一膠層及一第二膠層，該第一晶片以該第一膠層黏貼固定於該基板上，而該第二晶片以該第二膠層黏貼堆疊於該第一晶片。該第一晶片設有數個焊墊，該數個焊墊露出於該第二晶片兩側且在該焊墊上各設有一凸柱供導線打線,由於該凸柱之高度較高而可避免溢膠所造成的污染。
简体摘要：本发明系有关一种堆栈芯片之焊垫构造，该构造主要包含一基板、一第一芯片、一第二芯片、一第一胶层及一第二胶层，该第一芯片以该第一胶层黏贴固定于该基板上，而该第二芯片以该第二胶层黏贴堆栈于该第一芯片。该第一芯片设有数个焊垫，该数个焊垫露出于该第二芯片两侧且在该焊垫上各设有一凸柱供导线打线,由于该凸柱之高度较高而可避免溢胶所造成的污染。

4. 发明专利

TW511263B 堆疊晶片構造及其膠帶黏貼方法有权
简体标题：堆栈芯片构造及其胶带黏贴方法
公开(公告)号：TW511263B
公开(公告)日：2002-11-21
申请号：TW088108595
申请日：1999-05-24
申请人：日月光半導體製造股份有限公司
发明人：李俊哲 , 陶恕 , 白宗民 , 陳道有
IPC分类号： H01L
CPC分类号： H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2225/06562 , H01L2924/00014 , H01L2924/00
摘要：本發明係有關一種堆疊晶片構造，該封裝體主要包含一基板、一第一晶片、一第二晶片、一第一膠帶及一第二膠帶，該第一晶片以該第一膠帶黏貼固定於該基板上，而該第二晶片以該第二膠帶黏貼堆疊於該第一晶片。該第一晶片設有數個焊墊，該數個焊墊露出於該第二晶片兩側且在該焊墊供導線打線，由於該第一膠帶及第二膠帶不會產生溢膠而該第一焊墊可避免溢膠所造成的污染。本發明堆疊晶片構造膠帶黏貼方法係將膠帶先黏貼於晶圓上，再進行切割成單一晶片，該晶片上之膠帶則供另一晶片黏貼以形成一堆疊晶片構造。
简体摘要：本发明系有关一种堆栈芯片构造，该封装体主要包含一基板、一第一芯片、一第二芯片、一第一胶带及一第二胶带，该第一芯片以该第一胶带黏贴固定于该基板上，而该第二芯片以该第二胶带黏贴堆栈于该第一芯片。该第一芯片设有数个焊垫，该数个焊垫露出于该第二芯片两侧且在该焊垫供导线打线，由于该第一胶带及第二胶带不会产生溢胶而该第一焊垫可避免溢胶所造成的污染。本发明堆栈芯片构造胶带黏贴方法系将胶带先黏贴于晶圆上，再进行切割成单一芯片，该芯片上之胶带则供另一芯片黏贴以形成一堆栈芯片构造。

5. 发明专利

TW508778B 半導體晶片封裝構造有权
简体标题：半导体芯片封装构造
公开(公告)号：TW508778B
公开(公告)日：2002-11-01
申请号：TW090125728
申请日：2001-10-17
申请人：日月光半導體製造股份有限公司
发明人：王盟仁 , 曾俊仁 , 白宗民 , 簡萬龍
IPC分类号： H01L
CPC分类号： H01L2224/16225 , H01L2224/73204 , H01L2224/73253 , H01L2924/15311
摘要：一種半導體晶片封裝構造包括一基板、一半導體晶片、及一散熱片。其中，半導體晶片係電連接於基板上，散熱片係設於半導體晶片上，且此散熱片具有一第一散熱部及一對第二散熱部，第二散熱部係自該第一散熱部相對之兩側延伸設置。藉由此散熱片，可使半導體晶片封裝構造之散熱性更佳，據以達成快速散熱之目的。
简体摘要：一种半导体芯片封装构造包括一基板、一半导体芯片、及一散热片。其中，半导体芯片系电连接于基板上，散热片系设于半导体芯片上，且此散热片具有一第一散热部及一对第二散热部，第二散热部系自该第一散热部相对之两侧延伸设置。借由此散热片，可使半导体芯片封装构造之散热性更佳，据以达成快速散热之目的。

6. 发明专利

TW479339B 雙重晶粒堆疊之封裝結構有权
简体标题：双重晶粒堆栈之封装结构
公开(公告)号：TW479339B
公开(公告)日：2002-03-11
申请号：TW090104684
申请日：2001-03-01
申请人：日月光半導體製造股份有限公司
发明人：白宗民 , 王頌斐 , 陳光輝
IPC分类号： H01L
CPC分类号： H01L23/16 , H01L24/48 , H01L25/0657 , H01L2224/05599 , H01L2224/32145 , H01L2224/45099 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2224/85399 , H01L2225/0651 , H01L2225/06555 , H01L2225/06562 , H01L2225/06575 , H01L2924/00014 , H01L2224/45015 , H01L2924/207 , H01L2924/00
摘要：本發明係關於一種雙重晶粒堆疊之封裝結構，包括：一基板、一第一晶粒、一第二晶粒及一中間夾片。該第一晶粒固著於該基板上，第二晶粒具有相對之二側邊，該二側邊間之長度為一第一長度。該中間夾片設置於第一晶粒及第二晶粒之間，並分別以黏膠固著連接於第一晶粒及第二晶粒；對應於第二晶粒之二側邊，該中間夾片具有相對之二側邊，該二側邊間之長度為一第二長度，該第二長度大於該第一長度，使得中間夾片與第二晶粒間之黏膠所形成之溢膠區外露，使檢測儀器得以檢測第二晶粒與中間夾片之溢膠區之大小或黏膠層之厚度，以利控制封裝之品質，並可增強第二晶粒與中間夾片之固著強度，以提高封裝產品之可靠度。
简体摘要：本发明系关于一种双重晶粒堆栈之封装结构，包括：一基板、一第一晶粒、一第二晶粒及一中间夹片。该第一晶粒固着于该基板上，第二晶粒具有相对之二侧边，该二侧边间之长度为一第一长度。该中间夹片设置于第一晶粒及第二晶粒之间，并分别以黏胶固着连接于第一晶粒及第二晶粒；对应于第二晶粒之二侧边，该中间夹片具有相对之二侧边，该二侧边间之长度为一第二长度，该第二长度大于该第一长度，使得中间夹片与第二晶粒间之黏胶所形成之溢胶区外露，使检测仪器得以检测第二晶粒与中间夹片之溢胶区之大小或黏胶层之厚度，以利控制封装之品质，并可增强第二晶粒与中间夹片之固着强度，以提高封装产品之可靠度。

7. 发明专利

TW455967B 堆疊晶片封裝構造之製造方法有权
简体标题：堆栈芯片封装构造之制造方法
公开(公告)号：TW455967B
公开(公告)日：2001-09-21
申请号：TW089121623
申请日：2000-10-13
申请人：日月光半導體製造股份有限公司
发明人：白宗民 , 鮑治民 , 陳光輝
IPC分类号： H01L
CPC分类号： H01L24/83 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/73265 , H01L2224/83192 , H01L2224/92247 , H01L2924/01005 , H01L2924/01006 , H01L2924/181 , H01L2924/00014 , H01L2924/00
摘要：一種堆疊晶片封裝構造之製造方法,其包含下列步驟:(a) 將一下層晶片貼至一基板或導線架;(b) 電性連接該下層晶片至該基板或導線架;(c) 提供一虛晶片(dummy chip)，其上表面具有一薄膜膠(film adhesive);(d) 將該虛晶片利用一膠層貼在該下層晶片上，使得該虛晶片下表面係與該膠層接觸:(e) 將一上層晶片利用該薄膜膠貼在該虛晶片上表面;(f) 電性連接該上層晶片至該基板或導線架;及(g) 以封膠塑料(molding compound)包覆該上、下層晶片以及基板或導線架之部分。由於該虛晶片與上層晶片之間係利用薄膜膠接合，因此不需要在虛晶片與上層晶片接合後測量其間的膠層厚度。
简体摘要：一种堆栈芯片封装构造之制造方法,其包含下列步骤:(a) 将一下层芯片贴至一基板或导线架;(b) 电性连接该下层芯片至该基板或导线架;(c) 提供一虚芯片(dummy chip)，其上表面具有一薄膜胶(film adhesive);(d) 将该虚芯片利用一胶层贴在该下层芯片上，使得该虚芯片下表面系与该胶层接触:(e) 将一上层芯片利用该薄膜胶贴在该虚芯片上表面;(f) 电性连接该上层芯片至该基板或导线架;及(g) 以封胶塑料(molding compound)包覆该上、下层芯片以及基板或导线架之部分。由于该虚芯片与上层芯片之间系利用薄膜胶接合，因此不需要在虚芯片与上层芯片接合后测量其间的胶层厚度。

8. 发明专利

TW454316B 多晶片封裝構造有权
简体标题：多芯片封装构造
公开(公告)号：TW454316B
公开(公告)日：2001-09-11
申请号：TW089121622
申请日：2000-10-13
申请人：日月光半導體製造股份有限公司
发明人：白宗民 , 王頌斐
IPC分类号： H01L
CPC分类号： H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2924/00014 , H01L2924/00
摘要：一種多晶片封裝構造，其主要包含兩半導體晶片彼此堆疊安裝於一基板。該多晶片封裝構造之特徵在於具有一虛晶片夾設於該兩半導體晶片間。該虛晶片之尺寸係小於該下層半導體晶片，藉此使得虛晶片的任何部分都不會擋到下層晶片之晶片銲墊的垂直向上區域，以便不妨礙其打線製程。此外，該虛晶片具有一預先設定之厚度足以提供該下層晶片銲墊之銲線所需之空隙（c1earance），藉此防止上層晶片損傷下層晶片之銲線。
简体摘要：一种多芯片封装构造，其主要包含两半导体芯片彼此堆栈安装于一基板。该多芯片封装构造之特征在于具有一虚芯片夹设于该两半导体芯片间。该虚芯片之尺寸系小于该下层半导体芯片，借此使得虚芯片的任何部分都不会挡到下层芯片之芯片焊垫的垂直向上区域，以便不妨碍其打线制程。此外，该虚芯片具有一预先设置之厚度足以提供该下层芯片焊垫之焊线所需之空隙（c1earance），借此防止上层芯片损伤下层芯片之焊线。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式