专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI555152B 半導體結構及其製造方法有权
简体标题：半导体结构及其制造方法
公开(公告)号：TWI555152B
公开(公告)日：2016-10-21
申请号：TW103129002
申请日：2014-08-22
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：亞歷山大卡爾尼斯基 , KALNITSKY, ALEXANDER , 段孝勤 , TUAN, HSIAOCHIN , 黃士芬 , HUANG, SHIHFEN , 鄭新立 , CHENG, HSINLI , 徐英傑 , TSUI, FELIXYINGKIT
IPC分类号： H01L23/48 , H01L21/768
CPC分类号： H01L23/481 , H01L21/76898 , H01L23/528 , H01L2924/0002 , H01L2924/00

2. 发明专利

TWI675437B 電容結構、包括電容結構之半導體晶粒及其形成方法有权
简体标题：电容结构、包括电容结构之半导体晶粒及其形成方法
公开(公告)号：TWI675437B
公开(公告)日：2019-10-21
申请号：TW106135665
申请日：2017-10-18
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：林均穎 , LIN, JYUN YING , 徐英傑 , TSUI, YING KIT , 鄭新立 , CHENG, HSIN LI , 楊錦煌 , YANG, JING HWANG , 郭建利 , KUO, CHIEN LI
IPC分类号： H01L21/822 , H01L29/86

3. 发明专利

TW201541589A 半導體結構及其製造方法审中-公开
简体标题：半导体结构及其制造方法
公开(公告)号：TW201541589A
公开(公告)日：2015-11-01
申请号：TW103129002
申请日：2014-08-22
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：亞歷山大卡爾尼斯基 , KALNITSKY, ALEXANDER , 段孝勤 , TUAN, HSIAOCHIN , 黃士芬 , HUANG, SHIHFEN , 鄭新立 , CHENG, HSINLI , 徐英傑 , TSUI, FELIXYINGKIT
IPC分类号： H01L23/48 , H01L21/768
CPC分类号： H01L23/481 , H01L21/76898 , H01L23/528 , H01L2924/0002 , H01L2924/00
摘要：本發明提供一半導體結構及其製造方法。此半導體結構包括一晶圓基板，其具有一上表面及一下表面；以及一導電柱，其位於晶圓基板中，並由一絕緣深溝槽定義導電柱，其中絕緣深溝槽穿透晶圓基板之上表面及下表面。半導體結構的製造方法包含下列步驟：從一晶圓基板之上表面形成一深溝槽，並由此深溝槽在晶圓基板中定義出一導電區域。摻雜一摻雜劑於導電區域中。以一絕緣材料填滿深溝槽，形成一絕緣深溝槽。以及從晶圓基板之下表面薄化晶圓基板至露出絕緣深溝槽，使得導電區域與晶圓基板隔離以形成一導電柱。
简体摘要：本发明提供一半导体结构及其制造方法。此半导体结构包括一晶圆基板，其具有一上表面及一下表面；以及一导电柱，其位于晶圆基板中，并由一绝缘深沟槽定义导电柱，其中绝缘深沟槽穿透晶圆基板之上表面及下表面。半导体结构的制造方法包含下列步骤：从一晶圆基板之上表面形成一深沟槽，并由此深沟槽在晶圆基板中定义出一导电区域。掺杂一掺杂剂于导电区域中。以一绝缘材料填满深沟槽，形成一绝缘深沟槽。以及从晶圆基板之下表面薄化晶圆基板至露出绝缘深沟槽，使得导电区域与晶圆基板隔离以形成一导电柱。

4. 发明专利

TW531795B 使用矽化鈷之自行對準金屬矽化物製程有权
简体标题：使用硅化钴之自行对准金属硅化物制程
公开(公告)号：TW531795B
公开(公告)日：2003-05-11
申请号：TW091103637
申请日：2002-02-27
申请人：台灣積體電路製造股份有限公司
发明人：劉志綱 , 柯天麒 , 鄭新立
IPC分类号： H01L
摘要：本發明提出一種使用矽化鈷之自行對準金屬矽化物製程，適用於一半導體基底，首先於該半導體基底上形成一由閘極絕緣層、閘極導電層和閘極間隔層組成之閘極結構，其次，於該閘極結構兩側之該半導體基底形成一源/汲極區。接著，於該源/汲極表面和該閘極結構表面上形成一鈷金屬層。之後，施行一第一熱製程以在該閘極導電層及該源/汲極表面形成第一矽化鈷(Co-Si2)化合物。然後，去除未反應成該第一矽化鈷化合物之其他鈷金屬層。其次，於該閘極導電層及該源/汲極內植入矽離子。最後，施行第二熱製程使第一矽化鈷化合物(Co-Six)反應成第二矽化鈷化合物(Co-Si2)。
简体摘要：本发明提出一种使用硅化钴之自行对准金属硅化物制程，适用于一半导体基底，首先于该半导体基底上形成一由闸极绝缘层、闸极导电层和闸极间隔层组成之闸极结构，其次，于该闸极结构两侧之该半导体基底形成一源/汲极区。接着，于该源/汲极表面和该闸极结构表面上形成一钴金属层。之后，施行一第一热制程以在该闸极导电层及该源/汲极表面形成第一硅化钴(Co-Si2)化合物。然后，去除未反应成该第一硅化钴化合物之其他钴金属层。其次，于该闸极导电层及该源/汲极内植入硅离子。最后，施行第二热制程使第一硅化钴化合物(Co-Six)反应成第二硅化钴化合物(Co-Si2)。

5. 发明专利

TW417240B 埋入式接觸窗的製造方法有权
简体标题：埋入式接触窗的制造方法
公开(公告)号：TW417240B
公开(公告)日：2001-01-01
申请号：TW088108520
申请日：1999-05-25
申请人：台灣積體電路製造股份有限公司
发明人：鄭新立 , 楊慶男
IPC分类号： H01L
摘要：一種埋入式接觸窗的製造方法。在已有元件隔離結構和閘氧化層的基底上形成第一導電層，然後定義第一導電層，形成埋入式接觸窗以暴露出源極/汲極區的基底表面。接著在埋入式接觸窗的側壁上形成間隙壁，再去除埋入式接觸窗底部的閘氧化層。接下來形成第二導電層於基底上，第二導電層透過埋入式接觸窗和基底電性相接，然後依序定義第二和第一導電層，形成導線於埋入式接觸窗之上。
简体摘要：一种埋入式接触窗的制造方法。在已有组件隔离结构和闸氧化层的基底上形成第一导电层，然后定义第一导电层，形成埋入式接触窗以暴露出源极/汲极区的基底表面。接着在埋入式接触窗的侧壁上形成间隙壁，再去除埋入式接触窗底部的闸氧化层。接下来形成第二导电层于基底上，第二导电层透过埋入式接触窗和基底电性相接，然后依序定义第二和第一导电层，形成导线于埋入式接触窗之上。

6. 发明专利

TW451452B 不需額外光罩之靜電放電防護元件佈植方法有权
简体标题：不需额外光罩之静电放电防护组件布植方法
公开(公告)号：TW451452B
公开(公告)日：2001-08-21
申请号：TW089107502
申请日：2000-04-20
申请人：台灣積體電路製造股份有限公司
发明人：鄭新立 , 楊昌達
IPC分类号： H01L
摘要：本發明係揭露一種在功能區電晶體定義閘極接觸洞的同時，也定義了ESD防護電晶體的閘極及汲極接觸洞，特別是對兩者電晶體都有金屬矽化物做為閘極之歐姆接觸的情況，最後，再施以離子佈植，全面施以p導電型離子佈植以形成p導電型離子摻雜區於ESD防護區的電晶體之汲極區內，以提高ESD防護電晶體之電流承載能力。此外也可以以n導電型離子替代p導電型離子，佈植於 ESD防護區的電晶體之汲極區內，以使得ESD防護電晶體容易透穿(punchthrough)，因此而降低崩潰電壓。
简体摘要：本发明系揭露一种在功能区晶体管定义闸极接触洞的同时，也定义了ESD防护晶体管的闸极及汲极接触洞，特别是对两者晶体管都有金属硅化物做为闸极之欧姆接触的情况，最后，再施以离子布植，全面施以p导电型离子布植以形成p导电型离子掺杂区于ESD防护区的晶体管之汲极区内，以提高ESD防护晶体管之电流承载能力。此外也可以以n导电型离子替代p导电型离子，布植于 ESD防护区的晶体管之汲极区内，以使得ESD防护晶体管容易透穿(punchthrough)，因此而降低崩溃电压。

7. 发明专利

TW202022949A 具有低閃爍雜訊的半導體裝置及其形成方法审中-公开
简体标题：具有低闪烁噪声的半导体设备及其形成方法
公开(公告)号：TW202022949A
公开(公告)日：2020-06-16
申请号：TW108126372
申请日：2019-07-25
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY LTD.
发明人：鄭新立 , CHENG, HSIN-LI , 郭良泰 , KUO, LIANG-TAI , 張聿騏 , CHANG, YU-CHI
IPC分类号： H01L21/336 , H01L29/78
摘要：在一些實施例中，提供一種半導體裝置。該半導體裝置包含配置於一半導體基板中之一源極區及一汲極區，其中該源極區與該汲極區橫向間隔。一閘極堆疊配置於該半導體基板上及該源極區與該汲極區之間。一蓋層配置於該閘極堆疊上，其中該蓋層之一底面接觸該閘極堆疊之一頂面。側壁間隔件沿該閘極堆疊及該蓋層之側配置。一光阻保護氧化物(RPO)層安置於該蓋層上，其中該RPO層沿該等側壁間隔件之側延伸至該半導體基板。一接觸蝕刻停止層配置於該RPO層、該源極區及該汲極區上。
简体摘要：在一些实施例中，提供一种半导体设备。该半导体设备包含配置于一半导体基板中之一源极区及一汲极区，其中该源极区与该汲极区横向间隔。一闸极堆栈配置于该半导体基板上及该源极区与该汲极区之间。一盖层配置于该闸极堆栈上，其中该盖层之一底面接触该闸极堆栈之一顶面。侧壁间隔件沿该闸极堆栈及该盖层之侧配置。一光阻保护氧化物(RPO)层安置于该盖层上，其中该RPO层沿该等侧壁间隔件之侧延伸至该半导体基板。一接触蚀刻停止层配置于该RPO层、该源极区及该汲极区上。

8. 发明专利

TW432620B 鑲嵌式局部內連線之製造方法有权
简体标题：镶嵌式局部内连接之制造方法
公开(公告)号：TW432620B
公开(公告)日：2001-05-01
申请号：TW088120019
申请日：1999-11-17
申请人：台灣積體電路製造股份有限公司
发明人：鄭新立 , 楊昌達 , 王屏薇
IPC分类号： H01L
CPC分类号： H01L21/76895
摘要：本發明揭示一種新穎的鑲嵌式局部內連線製程，以可避免習知製程中隔絕氧化物邊緣所造成的接合漏電流。本發明之製造方法包括下列主要步驟：(a)於基底上形成第一介電層﹔(b)於第一介電層的上半部形成一內連導線，其橫跨第一主動區與第二主動區﹔(c)於基底上形成第二介電層﹔(d)於第二介電層與第一介電層中蝕刻出第一接觸窗與第二接觸窗，其分別露出第一主動區、第二主動區、以及內連導線之兩端﹔以及(e)於第一接觸窗與第二接觸窗中填入第一栓塞與第二栓塞，並藉此與內連導線作電性連接，而完成第一主動區與第二主動區之局部內連線。
简体摘要：本发明揭示一种新颖的镶嵌式局部内连接制程，以可避免习知制程中隔绝氧化物边缘所造成的接合漏电流。本发明之制造方法包括下列主要步骤：(a)于基底上形成第一介电层﹔(b)于第一介电层的上半部形成一内连导线，其横跨第一主动区与第二主动区﹔(c)于基底上形成第二介电层﹔(d)于第二介电层与第一介电层中蚀刻出第一接触窗与第二接触窗，其分别露出第一主动区、第二主动区、以及内连导线之两端﹔以及(e)于第一接触窗与第二接触窗中填入第一栓塞与第二栓塞，并借此与内连导线作电性连接，而完成第一主动区与第二主动区之局部内连接。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式