专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI644369B 封裝結構及其製造方法有权
简体标题：封装结构及其制造方法
公开(公告)号：TWI644369B
公开(公告)日：2018-12-11
申请号：TW106135873
申请日：2017-10-19
申请人：力成科技股份有限公司 , POWERTECH TECHNOLOGY INC.
发明人：王啓安 , WANG, CHI-AN , 徐宏欣 , HSU, HUNG-HSIN
IPC分类号： H01L21/48 , H01L21/56 , H01L23/04 , H01L23/10 , H01L25/10

2. 发明专利

TW201828371A 堆疊封裝結構的製造方法审中-公开
简体标题：堆栈封装结构的制造方法
公开(公告)号：TW201828371A
公开(公告)日：2018-08-01
申请号：TW106135874
申请日：2017-10-19
申请人：力成科技股份有限公司 , POWERTECH TECHNOLOGY INC.
发明人：王啓安 , WANG, CHI-AN , 徐宏欣 , HSU, HUNG-HSIN , 藍源富 , LAN, YUAN-FU , 許獻文 , HSU, HSIEN-WEN
IPC分类号： H01L21/48
摘要：本發明提供一種堆疊封裝結構的製造方法，其包含至少以下步驟。接合晶粒於第一電路載體上。設置間隔件在晶粒上。透過多個導電線連接間隔件和第一電路載體。形成密封體以密封晶粒、間隔件以及導電線。減少密封體的厚度直到移除導電線中的每一者的至少一部分以形成第一封裝結構。在第一封裝結構上堆疊第二封裝結構。第二封裝結構電性連接到導電線。
简体摘要：本发明提供一种堆栈封装结构的制造方法，其包含至少以下步骤。接合晶粒于第一电路载体上。设置间隔件在晶粒上。透过多个导电线连接间隔件和第一电路载体。形成密封体以密封晶粒、间隔件以及导电线。减少密封体的厚度直到移除导电线中的每一者的至少一部分以形成第一封装结构。在第一封装结构上堆栈第二封装结构。第二封装结构电性连接到导电线。

3. 发明专利

TW201834085A 封裝堆疊結構及其製造方法审中-公开
简体标题：封装堆栈结构及其制造方法
公开(公告)号：TW201834085A
公开(公告)日：2018-09-16
申请号：TW106107316
申请日：2017-03-07
申请人：力成科技股份有限公司 , POWERTECH TECHNOLOGY INC.
发明人：陳裕緯 , CHEN, YU-WEI , 徐宏欣 , HSU, HUNG-HSIN , 王啓安 , WANG, CHI-AN
IPC分类号： H01L21/56 , H01L23/29 , H01L23/31
摘要：本發明提供一種包括第一封裝結構及第二封裝結構的封裝堆疊結構。第一封裝結構包括第一載板、第一晶片、第一絕緣密封體、導電結構、晶種層以及線路層。載板接墊、第一晶片、第一絕緣密封體以及導電結構位於第一載板的第一表面上。第一絕緣密封體包括第一開孔以及溝渠。第一絕緣密封體包括封裝膠以及分散於封裝膠中的填充物以及金屬鹽類。晶種層包括金屬鹽類還原的金屬，且配置於第一開孔以及溝渠的表面。線路層配置於晶種層上。第二封裝結構與線路層電性連接。此外，本發明還提供一種封裝堆疊結構的製造方法。
简体摘要：本发明提供一种包括第一封装结构及第二封装结构的封装堆栈结构。第一封装结构包括第一载板、第一芯片、第一绝缘密封体、导电结构、晶种层以及线路层。载板接垫、第一芯片、第一绝缘密封体以及导电结构位于第一载板的第一表面上。第一绝缘密封体包括第一开孔以及沟渠。第一绝缘密封体包括封装胶以及分散于封装胶中的填充物以及金属盐类。晶种层包括金属盐类还原的金属，且配置于第一开孔以及沟渠的表面。线路层配置于晶种层上。第二封装结构与线路层电性连接。此外，本发明还提供一种封装堆栈结构的制造方法。

4. 发明专利

TW201832297A 封裝堆疊構造及其製造方法审中-公开
简体标题：封装堆栈构造及其制造方法
公开(公告)号：TW201832297A
公开(公告)日：2018-09-01
申请号：TW106105525
申请日：2017-02-20
申请人：力成科技股份有限公司 , POWERTECH TECHNOLOGY INC.
发明人：王啓安 , WANG, CHI-AN , 徐宏欣 , HSU, HUNG-HSIN , 陳裕緯 , CHEN, YU-WEI
IPC分类号： H01L21/56 , H01L23/36 , H01L23/52
摘要：本發明提供一種封裝堆疊構造，包括第一封裝結構、中介層、導熱層以及第二封裝結構。第一封裝結構包括第一晶片以及第一絕緣密封體。第一絕緣密封體密封第一晶片且暴露出第一晶片的上表面。中介層配置於第一封裝結構上，且與第一封裝結構電性連接。導熱層夾置於第一封裝結構與中介層之間，且覆蓋第一晶片的至少部分上表面。導熱層與第一晶片以及中介層直接接觸。第二封裝結構配置於中介層上，且與中介層電性連接。本發明還提供一種封裝堆疊構造的製造方法。
简体摘要：本发明提供一种封装堆栈构造，包括第一封装结构、中介层、导热层以及第二封装结构。第一封装结构包括第一芯片以及第一绝缘密封体。第一绝缘密封体密封第一芯片且暴露出第一芯片的上表面。中介层配置于第一封装结构上，且与第一封装结构电性连接。导热层夹置于第一封装结构与中介层之间，且覆盖第一芯片的至少部分上表面。导热层与第一芯片以及中介层直接接触。第二封装结构配置于中介层上，且与中介层电性连接。本发明还提供一种封装堆栈构造的制造方法。

5. 发明专利

TW201816950A 晶片封裝結構及其製造方法审中-公开
简体标题：芯片封装结构及其制造方法
公开(公告)号：TW201816950A
公开(公告)日：2018-05-01
申请号：TW106135088
申请日：2017-10-13
申请人：力成科技股份有限公司 , POWERTECH TECHNOLOGY INC.
发明人：王啓安 , WANG, CHI-AN , 徐宏欣 , HSU, HUNG-HSIN , 張文雄 , CHANG, WEN-HSIUNG
IPC分类号： H01L23/10 , H01L23/48 , H01L23/28
摘要：晶片封裝結構包括重佈線路層、至少一晶片、補強框、密封體以及多個焊球。重佈線路層包括彼此相對的第一表面以及第二表面。晶片配置在第一表面上且與重佈線路層電性連接。補強框配置在第一表面上且包括至少一貫穿槽。晶片配置於貫穿槽中，且補強框剛性大於重佈線路層的剛性。密封體密封晶片以及補強框且覆蓋第一表面。焊球配置在第二表面上且與重佈線路層電性連接。
简体摘要：芯片封装结构包括重布线路层、至少一芯片、补强框、密封体以及多个焊球。重布线路层包括彼此相对的第一表面以及第二表面。芯片配置在第一表面上且与重布线路层电性连接。补强框配置在第一表面上且包括至少一贯穿槽。芯片配置于贯穿槽中，且补强框刚性大于重布线路层的刚性。密封体密封芯片以及补强框且覆盖第一表面。焊球配置在第二表面上且与重布线路层电性连接。

6. 发明专利

TWI651828B 晶片封裝結構及其製造方法有权
简体标题：芯片封装结构及其制造方法
公开(公告)号：TWI651828B
公开(公告)日：2019-02-21
申请号：TW106135586
申请日：2017-10-18
申请人：力成科技股份有限公司 , POWERTECH TECHNOLOGY INC.
发明人：王啓安 , WANG, CHI-AN , 徐宏欣 , HSU, HUNG-HSIN
IPC分类号： H01L23/538 , H01L21/58

7. 发明专利

TW201830527A 封裝結構及其製造方法审中-公开
简体标题：封装结构及其制造方法
公开(公告)号：TW201830527A
公开(公告)日：2018-08-16
申请号：TW106135873
申请日：2017-10-19
申请人：力成科技股份有限公司 , POWERTECH TECHNOLOGY INC.
发明人：王啓安 , WANG, CHI-AN , 徐宏欣 , HSU, HUNG-HSIN
IPC分类号： H01L21/48 , H01L21/56 , H01L23/04 , H01L23/10 , H01L25/10
摘要：本發明提供一種封裝結構及其製造方法。封裝結構包含電路載體、基板、晶粒、多根導電線以及密封體。基板設置於電路載體上且包含多個開口。晶粒設置於電路載體與基板之間。導電線穿過基板的開口以電性連接在基板與電路載體之間。密封體設置於電路載體上且密封晶粒、基板以及導電線。
简体摘要：本发明提供一种封装结构及其制造方法。封装结构包含电路载体、基板、晶粒、多根导电线以及密封体。基板设置于电路载体上且包含多个开口。晶粒设置于电路载体与基板之间。导电线穿过基板的开口以电性连接在基板与电路载体之间。密封体设置于电路载体上且密封晶粒、基板以及导电线。

8. 发明专利

TW201824500A 晶片封裝結構及其製造方法审中-公开
简体标题：芯片封装结构及其制造方法
公开(公告)号：TW201824500A
公开(公告)日：2018-07-01
申请号：TW106135586
申请日：2017-10-18
申请人：力成科技股份有限公司 , POWERTECH TECHNOLOGY INC.
发明人：王啓安 , WANG, CHI-AN , 徐宏欣 , HSU, HUNG-HSIN
IPC分类号： H01L23/538 , H01L21/58
摘要：一種晶片封裝結構，其包括線路載板、第一晶片、支線架、多個第一導電連接件、第一密封體以及封裝件。第一晶片配置於線路載板上。第一晶片具有主動面以及相對於主動面的晶背，且主動面面向線路載板。支線架位於第一晶片的晶背上，且支線架具有多個開口。第一導電連接件位於線路載板上，且第一導電連接件對應於開口配置。第一密封體位於線路載板與支線架之間且包封第一晶片。封裝件配置於支線架上且藉由第一導電連接件電性連接至線路載板。
简体摘要：一种芯片封装结构，其包括线路载板、第一芯片、支线架、多个第一导电连接件、第一密封体以及封装件。第一芯片配置于线路载板上。第一芯片具有主动面以及相对于主动面的晶背，且主动面面向线路载板。支线架位于第一芯片的晶背上，且支线架具有多个开口。第一导电连接件位于线路载板上，且第一导电连接件对应于开口配置。第一密封体位于线路载板与支线架之间且包封第一芯片。封装件配置于支线架上且借由第一导电连接件电性连接至线路载板。

9. 发明专利

TW201813014A 柱頂互連之封裝堆疊方法與構造审中-公开
简体标题：柱顶互连之封装堆栈方法与构造
公开(公告)号：TW201813014A
公开(公告)日：2018-04-01
申请号：TW105118189
申请日：2016-06-08
申请人：力成科技股份有限公司 , POWERTECH TECHNOLOGY INC.
发明人：陳裕緯 , CHEN, YU WEI , 王啓安 , WANG, CHI AN , 徐宏欣 , HSU, HUNG HSIN
IPC分类号： H01L23/28 , H01L23/488 , H01L21/56
CPC分类号： H01L23/3114 , H01L23/04 , H01L24/13 , H01L24/16 , H01L24/32 , H01L24/48 , H01L24/73 , H01L25/105 , H01L25/50 , H01L2224/13082 , H01L2224/131 , H01L2224/13147 , H01L2224/16227 , H01L2224/32225 , H01L2224/48227 , H01L2224/73204 , H01L2224/73253 , H01L2225/1023 , H01L2225/1058 , H01L2225/107 , H01L2225/1094 , H01L2924/1431 , H01L2924/1433 , H01L2924/15331 , H01L2924/1811 , H01L2924/18161 , H01L2924/014 , H01L2924/00014
摘要：揭示一種柱頂互連之封裝堆疊方法。在載板上電鍍形成複數個第一金屬柱與複數個第二金屬柱。在載板上設置一晶片。在載板上形成一模封膠體。以平坦化研磨模封膠體之方式，共平面地顯露出第一金屬柱之第一頂端面與第二金屬柱之第二頂端面在模封膠體之一平坦面。在平坦面上安裝一頂部封裝構造，並且在頂部封裝構造與模封膠體之間介入一中介轉板，頂部封裝構造包含複數個頂端子，中介轉板包含複數個中介端子，在迴焊過程中，頂端子接合至中介轉板之對應接墊，中介端子接合至第一第二金屬柱之第一第二頂端面。藉此，中介端子具有微間距排列與微小化之優點而不會有鎔融短接的風險。
简体摘要：揭示一种柱顶互连之封装堆栈方法。在载板上电镀形成复数个第一金属柱与复数个第二金属柱。在载板上设置一芯片。在载板上形成一模封胶体。以平坦化研磨模封胶体之方式，共平面地显露出第一金属柱之第一顶端面与第二金属柱之第二顶端面在模封胶体之一平坦面。在平坦面上安装一顶部封装构造，并且在顶部封装构造与模封胶体之间介入一中介转板，顶部封装构造包含复数个顶端子，中介转板包含复数个中介端子，在回焊过程中，顶端子接合至中介转板之对应接垫，中介端子接合至第一第二金属柱之第一第二顶端面。借此，中介端子具有微间距排列与微小化之优点而不会有镕融短接的风险。

10. 发明专利

TW201830608A 晶片封裝結構及其製造方法审中-公开
简体标题：芯片封装结构及其制造方法
公开(公告)号：TW201830608A
公开(公告)日：2018-08-16
申请号：TW106133054
申请日：2017-09-27
申请人：力成科技股份有限公司 , POWERTECH TECHNOLOGY INC.
发明人：王啓安 , WANG, CHI-AN , 徐宏欣 , HSU, HUNG-HSIN
IPC分类号： H01L23/31 , H01L23/498 , H01L21/48 , H01L21/56
摘要：一種晶片封裝結構，其包括基板、晶片、密封體、多個焊球以及圖案化金屬層。基板具有彼此相對的第一表面以及第二表面。晶片配置於第一表面上且電性連接至基板。密封體密封晶片且覆蓋於第一表面。焊球位於第二表面上且與基板電性連接。圖案化金屬層位於密封體上。圖案化金屬層包括至少一凸出部以及由至少一凸出部所定義的至少一凹陷部。凸出部面向密封體。黏著層位於圖案化金屬層以及密封體之間。黏著層填充於凹陷部中。
简体摘要：一种芯片封装结构，其包括基板、芯片、密封体、多个焊球以及图案化金属层。基板具有彼此相对的第一表面以及第二表面。芯片配置于第一表面上且电性连接至基板。密封体密封芯片且覆盖于第一表面。焊球位于第二表面上且与基板电性连接。图案化金属层位于密封体上。图案化金属层包括至少一凸出部以及由至少一凸出部所定义的至少一凹陷部。凸出部面向密封体。黏着层位于图案化金属层以及密封体之间。黏着层填充于凹陷部中。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式