专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI695468B 具有屏蔽之積體電路封裝系統以及其製法有权
简体标题：具有屏蔽之集成电路封装系统以及其制法
公开(公告)号：TWI695468B
公开(公告)日：2020-06-01
申请号：TW105110868
申请日：2016-04-07
申请人：新加坡商星科金朋有限公司 , STATS CHIPPAC PTE. LTD.
发明人：韓丙濬 , HAN, BYUNG JOON , 沈一權 , SHIM, IL KWON , 朴敬熙 , PARK, KYOUNGHEE , 林耀劍 , LIN, YAOJIAN , 具敎王 , KOO, KYOWANG , 尹仁相 , YOON, IN SANG , 蔡昇龍 , CHAI, SEUNGYONG , 曺成源 , CHO, SUNGWON , 金成洙 , KIM, SUNGSOO , 李勳擇 , LEE, HUN TEAK , 梁悳景 , YANG, DEOKKYUNG
IPC分类号： H01L23/48 , H01L23/28 , H01L23/60

2. 发明专利

TW201834084A 半導體裝置及形成具有嵌入式電感或封裝的整合式系統級封裝模組之方法审中-公开
简体标题：半导体设备及形成具有嵌入式电感或封装的集成式系统级封装模块之方法
公开(公告)号：TW201834084A
公开(公告)日：2018-09-16
申请号：TW106139939
申请日：2017-11-17
申请人：新加坡商星科金朋有限公司 , STATS CHIPPAC PTE. LTD.
发明人：梁悳景 , YANG, DEOKKYUNG , 白蕓在 , BEAK, WOONJAE , 朴利洙 , PARK, YISU , 金五漢 , KIM, OHHAN , 李勳擇 , LEE, HUNTEAK , 李喜秀 , LEE, HEESOO
IPC分类号： H01L21/48 , H01L21/56 , H01L23/31 , H01L23/538 , H01L23/552
摘要：一種半導體裝置係具有一基板，其中一第一開口以及第二開口係在該基板中加以形成。一第一半導體構件係被設置在該基板上。該基板係被設置在一載體上。一第二半導體構件係被設置在該基板的該第一開口中的該載體上。一第三半導體構件係被設置在該第二開口中。在某些實施例中，該第三半導體構件是一半導體封裝。一第一屏蔽層可被形成在該半導體封裝之上。一密封劑係被沉積在該基板、第一半導體構件、以及第二半導體構件之上。一屏蔽層可被形成在該密封劑之上。
简体摘要：一种半导体设备系具有一基板，其中一第一开口以及第二开口系在该基板中加以形成。一第一半导体构件系被设置在该基板上。该基板系被设置在一载体上。一第二半导体构件系被设置在该基板的该第一开口中的该载体上。一第三半导体构件系被设置在该第二开口中。在某些实施例中，该第三半导体构件是一半导体封装。一第一屏蔽层可被形成在该半导体封装之上。一密封剂系被沉积在该基板、第一半导体构件、以及第二半导体构件之上。一屏蔽层可被形成在该密封剂之上。

3. 发明专利

TW201838139A 用於電磁干擾屏蔽的虛設傳導結構审中-公开
简体标题：用于电磁干扰屏蔽的虚设传导结构
公开(公告)号：TW201838139A
公开(公告)日：2018-10-16
申请号：TW107102624
申请日：2018-01-25
申请人：新加坡商星科金朋有限公司 , STATS CHIPPAC PTE. LTD.
发明人：尹仁相 , YOON, INSANG , 蔡昇龍 , CHAI, SEUNGYONG , 朴素演 , PARK, SOYEON
IPC分类号： H01L23/60
摘要：一種半導體裝置係具有一第一導電層以及一第二導電層。該第一導電層的一第一部分係與該第二導電層的一第一部分對準。一絕緣層係沉積在該第一導電層以及第二導電層之上。一第三導電層係包含與該第一導電層的該第一部分以及該第二導電層的該第一部分垂直地對準的該第三導電層的一第一部分。一電性構件係被設置在該第一導電層以及第二導電層之上。一密封劑係沉積在該第一導電層、第二導電層、以及電性構件之上。一切割係穿過該密封劑、第一導電層、以及第二導電層來加以完成。一第四導電層係沉積在該第一導電層、第二導電層、以及密封劑的側表面之上。
简体摘要：一种半导体设备系具有一第一导电层以及一第二导电层。该第一导电层的一第一部分系与该第二导电层的一第一部分对准。一绝缘层系沉积在该第一导电层以及第二导电层之上。一第三导电层系包含与该第一导电层的该第一部分以及该第二导电层的该第一部分垂直地对准的该第三导电层的一第一部分。一电性构件系被设置在该第一导电层以及第二导电层之上。一密封剂系沉积在该第一导电层、第二导电层、以及电性构件之上。一切割系穿过该密封剂、第一导电层、以及第二导电层来加以完成。一第四导电层系沉积在该第一导电层、第二导电层、以及密封剂的侧表面之上。

4. 发明专利

TW201724286A 具有單層支撐結構的積體電路封裝系統审中-公开
简体标题：具有单层支撑结构的集成电路封装系统
公开(公告)号：TW201724286A
公开(公告)日：2017-07-01
申请号：TW105128612
申请日：2016-09-05
申请人：星科金朋有限公司 , STATS CHIPPAC PTE. LTD.
发明人：崔鳯佑 , CHOI, BONG WOO , 金成洙 , KIM, SUNGSOO , 朴炯相 , PARK, HYUNGSANG , 張之源 , JAN, JIWON
IPC分类号： H01L21/48 , H01L21/52 , H01L21/56 , H01L23/31 , H01L23/498
CPC分类号： H01L23/49827 , H01L21/4803 , H01L21/4846 , H01L23/3128 , H01L23/49816 , H01L23/49894 , H01L2224/16225 , H01L2924/15311 , H01L2924/181 , H01L2924/00012
摘要：所揭示的是附單層基材之積體電路封裝製造方法用的作法、技術及機構。在一具體實施例中，本發明之積體電路封裝不僅降低製造成本，還改善可靠度及小型化。根據一具體實施例，單層基材乃使用與諸如預浸(PPG)材料、敷銅層板(CCL)、阻焊劑(SR)等等習知基材中所用其它介電材料不同的非可光成像介電質(NPID)材料所製造。使用該NPID材料製造的單層基材在其它方面中，藉由排除諸如雷射鑽孔程序等製造其它基材常用某些程序步驟來提供低成本解決方案。根據一具體實施例，用於所述技術及系統的NPID材料相較於其它介電材料，特徵可在於低熱膨脹係數(CTE)、高玻璃轉變溫度(Tg)及/或高模數。此類特徵在其它方面中，由於跡線保護及剝離強度獲得改善而改善可靠度，藉此增強(例如：銅(Cu)等)跡線與介電材料之間的黏附力。在一具體實施例中，此類特徵舉例而言，由於此NPID材料可容許形成較小幾何形狀之跡線而改善小型化。
简体摘要：所揭示的是附单层基材之集成电路封装制造方法用的作法、技术及机构。在一具体实施例中，本发明之集成电路封装不仅降低制造成本，还改善可靠度及小型化。根据一具体实施例，单层基材乃使用与诸如预浸(PPG)材料、敷铜层板(CCL)、阻焊剂(SR)等等习知基材中所用其它介电材料不同的非可光成像介电质(NPID)材料所制造。使用该NPID材料制造的单层基材在其它方面中，借由排除诸如激光钻孔进程等制造其它基材常用某些进程步骤来提供低成本解决方案。根据一具体实施例，用于所述技术及系统的NPID材料相较于其它介电材料，特征可在于低热膨胀系数(CTE)、高玻璃转变温度(Tg)及/或高模数。此类特征在其它方面中，由于迹线保护及剥离强度获得改善而改善可靠度，借此增强(例如：铜(Cu)等)迹线与介电材料之间的黏附力。在一具体实施例中，此类特征举例而言，由于此NPID材料可容许形成较小几何形状之迹线而改善小型化。

5. 发明专利

TW201712821A 具有屏蔽之積體電路封裝系統以及其製法审中-公开
简体标题：具有屏蔽之集成电路封装系统以及其制法
公开(公告)号：TW201712821A
公开(公告)日：2017-04-01
申请号：TW105110868
申请日：2016-04-07
申请人：星科金朋有限公司 , STATS CHIPPAC PTE. LTD.
发明人：韓丙濬 , HAN, BYUNG JOON , 沈一權 , SHIM, IL KWON , 朴敬熙 , PARK, KYOUNGHEE , 林耀劍 , LIN, YAOJIAN , 具敎王 , KOO, KYOWANG , 尹仁相 , YOON, IN SANG , 蔡昇龍 , CHAI, SEUNGYONG , 曺成源 , CHO, SUNGWON , 金成洙 , KIM, SUNGSOO , 李勳擇 , LEE, HUN TEAK , 梁悳景 , YANG, DEOKKYUNG
IPC分类号： H01L23/48 , H01L23/28 , H01L23/60
CPC分类号： H01L23/552 , H01L21/486 , H01L21/561 , H01L21/6835 , H01L21/6836 , H01L23/3114 , H01L23/49805 , H01L23/49816 , H01L23/49827 , H01L23/49838 , H01L23/49894 , H01L24/13 , H01L24/16 , H01L24/97 , H01L25/16 , H01L2221/68327 , H01L2224/13111 , H01L2224/16227 , H01L2224/97 , H01L2924/141 , H01L2924/143 , H01L2924/1434 , H01L2924/15311 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2924/19105 , H01L2924/3025 , H01L2924/01029 , H01L2224/81
摘要：一種積體電路封裝系統及其製法包括：基板，其係具有在基板頂面、基板底面及數個垂直面之間的內部電路；積體電路，其係耦合至該內部電路；模造封裝體，其係直接形成於該積體電路及該基板之基板頂面上；以及導電保形屏蔽結構，其係直接鋪設至該模造封裝體、該等垂直面上且在耦合至該內部電路之該基板底面下面延伸。
简体摘要：一种集成电路封装系统及其制法包括：基板，其系具有在基板顶面、基板底面及数个垂直面之间的内部电路；集成电路，其系耦合至该内部电路；模造封装体，其系直接形成于该集成电路及该基板之基板顶面上；以及导电保形屏蔽结构，其系直接铺设至该模造封装体、该等垂直面上且在耦合至该内部电路之该基板底面下面延伸。

6. 发明专利

TW201903916A 半導體裝置及在膜層上形成系統級模組封裝之方法审中-公开
简体标题：半导体设备及在膜层上形成系统级模块封装之方法
公开(公告)号：TW201903916A
公开(公告)日：2019-01-16
申请号：TW107102626
申请日：2018-01-25
申请人：新加坡商星科金朋有限公司 , STATS CHIPPAC PTE. LTD.
发明人：金五漢 , KIM, OHHAN , 金京煥 , KIM, KYUNGHWAN , 白蕓在 , BEAK, WOONJAE , 李勳擇 , LEE, HUNTEAK , 尹仁相 , YOON, INSANG
IPC分类号： H01L21/56 , H01L21/683 , H01L23/552 , H01L23/58
摘要：本發明提供一種有半導體晶粒或構件的半導體裝置，包含一整合式被動裝置(IPD)，被設置在一可穿透膜層的貼附區上方，該半導體晶粒或構件的一部分被埋置在該可穿透膜層中。一導體層被形成在該貼附區裡面的該膜層的一部分上方以及該貼附區外面的該膜層的一部分上方。一囊封劑被沉積在該膜層、導體層、以及半導體晶粒或構件的上方。該導體層延伸在該囊封劑外面。一絕緣材料被設置在該半導體晶粒或構件下方。一屏蔽層被形成在該囊封劑上方。該屏蔽層被電連接至該導體層。該可穿透膜層被移除。被設置在該膜層上方且被該囊封劑與屏蔽層遮蓋的半導體晶粒或構件形成一沒有基板的系統級模組封裝。
简体摘要：本发明提供一种有半导体晶粒或构件的半导体设备，包含一集成式被动设备(IPD)，被设置在一可穿透膜层的贴附区上方，该半导体晶粒或构件的一部分被埋置在该可穿透膜层中。一导体层被形成在该贴附区里面的该膜层的一部分上方以及该贴附区外面的该膜层的一部分上方。一囊封剂被沉积在该膜层、导体层、以及半导体晶粒或构件的上方。该导体层延伸在该囊封剂外面。一绝缘材料被设置在该半导体晶粒或构件下方。一屏蔽层被形成在该囊封剂上方。该屏蔽层被电连接至该导体层。该可穿透膜层被移除。被设置在该膜层上方且被该囊封剂与屏蔽层遮盖的半导体晶粒或构件形成一没有基板的系统级模块封装。

7. 发明专利

TW201903893A 半導體裝置及形成圍繞半導體構件的界柵和屏蔽層之方法审中-公开
简体标题：半导体设备及形成围绕半导体构件的界栅和屏蔽层之方法
公开(公告)号：TW201903893A
公开(公告)日：2019-01-16
申请号：TW107102625
申请日：2018-01-25
申请人：新加坡商星科金朋有限公司 , STATS CHIPPAC PTE. LTD.
发明人：李九 , LEE, GOO , 金敬文 , KIM, KYUNGMOON , 朴壽山 , PARK, SOOSAN , 李巨昌 , LEE, KEOCHANG
IPC分类号： H01L21/3105 , H01L21/56 , H01L23/053 , H01L23/31 , H01L23/538 , H01L23/552 , H01L25/065 , H01L25/16
摘要：一種半導體裝置係具有一被設置在一基板上的一第一附接區域以及一第二附接區域之間的界柵。一第一電性構件係被設置在該第一附接區域之上。一第二電性構件係被設置在該第二附接區域之上。該界柵係延伸到該第一電性構件及第二電性構件之上，並且沿著該第一電性構件及第二電性構件的一長度來延伸。一密封劑係被沉積在該基板、第一電性構件、第二電性構件、以及界柵之上。該密封劑的一部分係被移除以露出該界柵的一表面，並且平坦化該密封劑。一屏蔽層係被形成在該密封劑之上，並且接觸該界柵的該表面。該界柵以及屏蔽層的組合係用隔板分開該第一電性構件以及第二電性構件以用於物理及電性隔離，以降低EMI、RFI、以及其它裝置間的干擾的影響。
简体摘要：一种半导体设备系具有一被设置在一基板上的一第一附接区域以及一第二附接区域之间的界栅。一第一电性构件系被设置在该第一附接区域之上。一第二电性构件系被设置在该第二附接区域之上。该界栅系延伸到该第一电性构件及第二电性构件之上，并且沿着该第一电性构件及第二电性构件的一长度来延伸。一密封剂系被沉积在该基板、第一电性构件、第二电性构件、以及界栅之上。该密封剂的一部分系被移除以露出该界栅的一表面，并且平坦化该密封剂。一屏蔽层系被形成在该密封剂之上，并且接触该界栅的该表面。该界栅以及屏蔽层的组合系用隔板分开该第一电性构件以及第二电性构件以用于物理及电性隔离，以降低EMI、RFI、以及其它设备间的干扰的影响。

8. 发明专利

TW201843749A 半導體裝置及藉由鐵磁性材料形成磁場屏蔽的方法审中-公开
简体标题：半导体设备及借由铁磁性材料形成磁场屏蔽的方法
公开(公告)号：TW201843749A
公开(公告)日：2018-12-16
申请号：TW107102718
申请日：2018-01-25
申请人：新加坡商星科金朋有限公司 , STATS CHIPPAC PTE. LTD.
发明人：曹成源 , CHO, SUNGWON , 崔善弘 , CHOI, SEONHONG , 金昌伍 , KIM, CHANGOH
IPC分类号： H01L21/56 , H01L23/60 , H01L23/28 , H01L23/29
摘要：一種半導體裝置係具有一基板以及一被設置在該基板之上的半導體構件。一離散的電性裝置可被設置在該基板之上。一密封劑係被沉積在該基板以及半導體構件之上。一鐵磁性材料係被設置在該密封劑之上。該鐵磁性材料係包含一或多種鐵氧體類型的材料、或是其它具有一呈現鐵磁性性質的晶體結構的材料。該鐵磁性材料係包含一鐵磁性膜，其係具有一聚對苯二甲酸乙二酯層、鐵氧體層、以及黏著層。該鐵磁性膜係從具有鐵磁性膜的板片來加以提供的。一屏蔽層係被形成在該鐵磁性材料之上以及在該半導體構件的周圍。該鐵磁性材料係提供磁性屏蔽以藉由形成一低磁阻的磁通量迴路以改變磁通量場的方向以遠離該半導體晶粒，來降低磁通量場在包含低頻干擾的所有頻帶上對於該半導體晶粒的影響。
简体摘要：一种半导体设备系具有一基板以及一被设置在该基板之上的半导体构件。一离散的电性设备可被设置在该基板之上。一密封剂系被沉积在该基板以及半导体构件之上。一铁磁性材料系被设置在该密封剂之上。该铁磁性材料系包含一或多种铁氧体类型的材料、或是其它具有一呈现铁磁性性质的晶体结构的材料。该铁磁性材料系包含一铁磁性膜，其系具有一聚对苯二甲酸乙二酯层、铁氧体层、以及黏着层。该铁磁性膜系从具有铁磁性膜的板片来加以提供的。一屏蔽层系被形成在该铁磁性材料之上以及在该半导体构件的周围。该铁磁性材料系提供磁性屏蔽以借由形成一低磁阻的磁通量回路以改变磁通量场的方向以远离该半导体晶粒，来降低磁通量场在包含低频干扰的所有频带上对于该半导体晶粒的影响。

9. 发明专利

TW201822284A 半導體裝置及形成３Ｄ中介體系統級封裝模組的方法审中-公开
简体标题：半导体设备及形成３Ｄ中介体系统级封装模块的方法
公开(公告)号：TW201822284A
公开(公告)日：2018-06-16
申请号：TW106142754
申请日：2017-12-06
申请人：新加坡商星科金朋有限公司 , STATS CHIPPAC PTE. LTD.
发明人：金五漢 , KIM, OHHAN , 梁悳景 , YANG, DEOKKYUNG , 李勳擇 , LEE, HUNTEAK , 尹仁相 , YOON, INSANG , 沈一權 , SHIM, IL KWON
IPC分类号： H01L21/52 , H01L21/56 , H01L21/58 , H01L23/48 , H01L25/00
摘要：一種半導體裝置係具有一第一基板。一第一半導體構件以及第二半導體構件係被設置在該第一基板上。在某些實施例中，一凹處係被形成在該第一基板中，並且該第一半導體構件係被設置在該第一基板的該凹處上。一第二基板係具有穿過該第二基板所形成的一開口。一第三半導體構件係被設置在該第二基板上。該第二基板係被設置在該第一基板以及第二半導體構件之上。該第一半導體構件係延伸穿過該開口。一密封劑係沉積在該第一基板以及第二基板之上。
简体摘要：一种半导体设备系具有一第一基板。一第一半导体构件以及第二半导体构件系被设置在该第一基板上。在某些实施例中，一凹处系被形成在该第一基板中，并且该第一半导体构件系被设置在该第一基板的该凹处上。一第二基板系具有穿过该第二基板所形成的一开口。一第三半导体构件系被设置在该第二基板上。该第二基板系被设置在该第一基板以及第二半导体构件之上。该第一半导体构件系延伸穿过该开口。一密封剂系沉积在该第一基板以及第二基板之上。

10. 发明专利

TW201709450A 具有中介支撐構造機構的積體電路封裝系統及其製造的方法审中-公开
简体标题：具有中介支撑构造机构的集成电路封装系统及其制造的方法
公开(公告)号：TW201709450A
公开(公告)日：2017-03-01
申请号：TW105121201
申请日：2016-07-05
申请人：星科金朋有限公司 , STATS CHIPPAC PTE. LTD.
发明人：朴壽山 , PARK, SOOSAN , 金奎相 , KIM, KYUSANG , 高麗贊 , KO, YEOCHAN , 李巨昌 , LEE, KEOCHANG , 池熺朝 , CHI, HEEJO , 李喜秀 , LEE, HEESOO
IPC分类号： H01L23/488
CPC分类号： H01L23/49833 , H01L21/4853 , H01L21/486 , H01L21/56 , H01L23/3121 , H01L23/3128 , H01L23/3142 , H01L23/4828 , H01L23/49816 , H01L23/49827 , H01L23/49894 , H01L23/5389 , H01L24/13 , H01L24/16 , H01L24/29 , H01L24/32 , H01L24/48 , H01L24/73 , H01L24/81 , H01L24/83 , H01L24/92 , H01L2224/131 , H01L2224/16227 , H01L2224/2919 , H01L2224/2929 , H01L2224/29387 , H01L2224/32225 , H01L2224/48227 , H01L2224/73204 , H01L2224/73253 , H01L2224/83104 , H01L2224/92 , H01L2224/92125 , H01L2924/00014 , H01L2924/14 , H01L2924/15331 , H01L2924/15747 , H01L2924/181 , H01L2924/3511 , H01L2924/3512 , H01L2924/014 , H01L2924/0665 , H01L2924/05442 , H01L2224/81 , H01L2224/83 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
摘要：一種製造積體電路封裝系統之方法及系統，包括：基底基板，該基底基板包含基底端；在該基底基板上的積體電路裝置；在該基底端上的底部導電接頭；在該底部導電接頭上的導電球，該導電球包含芯體；以及在該導電球上的中介層。
简体摘要：一种制造集成电路封装系统之方法及系统，包括：基底基板，该基底基板包含基底端；在该基底基板上的集成电路设备；在该基底端上的底部导电接头；在该底部导电接头上的导电球，该导电球包含芯体；以及在该导电球上的中介层。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式