专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW200933646A 適用互連為環拓樸之半導體記憶體裝置 SEMICONDUCTOR MEMORY DEVICE SUITABLE FOR INTERCONNECTION IN A RING TOPOLOGY 审中-公开
简体标题：适用互连为环拓朴之半导体内存设备 SEMICONDUCTOR MEMORY DEVICE SUITABLE FOR INTERCONNECTION IN A RING TOPOLOGY
公开(公告)号：TW200933646A
公开(公告)日：2009-08-01
申请号：TW097140432
申请日：2008-10-22
申请人：摩賽德科技股份有限公司 MOSAID TECHNOLOGIES INCORPORATED
发明人：吳學俊 OH, HAKJUNE
IPC分类号： G11C
CPC分类号： G11C16/10 , G06F13/4239 , G11C7/10 , G11C7/1003
摘要：一種半導體記憶體裝置,其包含:記憶體;多數輸入,用以接收命令閂鎖致能信號、位址閂鎖致能信號、資訊信號及選擇信號,表示該記憶體裝置是否為控制器所選擇;多數輸出,用以釋放一組輸出信號至下一裝置;控制電路;及旁路電路。當選擇信號表示記憶體裝置被該控制器所選擇時,該控制電路被架構以根據該命令閂鎖致能信號及位址閂鎖致能信號,解譯該資訊信號。當該選擇信號表示該記憶體裝置未為該控制器所選擇時,該旁路電路被架構以傳送該命令閂鎖致能信號、該位址閂鎖致能信號及該資訊信號至記憶體裝置的輸出。
简体摘要：一种半导体内存设备,其包含:内存;多数输入,用以接收命令闩锁致能信号、位址闩锁致能信号、信息信号及选择信号,表示该内存设备是否为控制器所选择;多数输出,用以释放一组输出信号至下一设备;控制电路;及旁路电路。当选择信号表示内存设备被该控制器所选择时,该控制电路被架构以根据该命令闩锁致能信号及位址闩锁致能信号,解译该信息信号。当该选择信号表示该内存设备未为该控制器所选择时,该旁路电路被架构以发送该命令闩锁致能信号、该位址闩锁致能信号及该信息信号至内存设备的输出。

2. 发明专利

TW200849276A 具有一或多個記憶體裝置的系統 SYSTEM HAVING ONE OR MORE MEMORY DEVICES 审中-公开
简体标题：具有一或多个内存设备的系统 SYSTEM HAVING ONE OR MORE MEMORY DEVICES
公开(公告)号：TW200849276A
公开(公告)日：2008-12-16
申请号：TW097105557
申请日：2008-02-18
申请人：摩賽德科技股份有限公司 MOSAID TECHNOLOGIES INCORPORATED
发明人：史蒂芬普茲比爾斯基 PRZYBYLSKI, STEVEN , 羅蘭舒茲 SCHUETZ, ROLAND , 吳學俊 OH, HAKJUNE , 潘弘柏 PYEON, HONG BEOM
IPC分类号： G11C
CPC分类号： G11C7/1045 , G06F13/1678 , G11C7/10 , Y02D10/14
摘要：一種在環狀拓樸組態中具有串聯記憶體裝置的系統實現高速性能。該記憶體裝置具有可動態組態的資料寬度,使得該系統能以高達最大共同數目的有效資料墊來運算以便最小化功率消耗。因此該系統可包括具有不同資料寬度的記憶體裝置的混合。記憶體裝置可在廣播作業中透過串列傳播所有記憶體裝置之來自記憶體控制器的單一命令的發出來動態組態,以便最小化開機初始化的時間。藉著實施資料輸出禁止演繹法,得以確保該系統的健全作業,當讀取輸出控制信號不是以適當序列接收時,其防止有效資料被提供至記憶體控制器。
简体摘要：一种在环状拓朴组态中具有串联内存设备的系统实现高速性能。该内存设备具有可动态组态的数据宽度,使得该系统能以高达最大共同数目的有效数据垫来运算以便最小化功率消耗。因此该系统可包括具有不同数据宽度的内存设备的混合。内存设备可在广播作业中透过串行传播所有内存设备之来自内存控制器的单一命令的发出来动态组态,以便最小化开机初始化的时间。借着实施数据输出禁止演绎法,得以确保该系统的健全作业,当读取输出控制信号不是以适当串行接收时,其防止有效数据被提供至内存控制器。

3. 发明专利

TW200841352A 具有揮發性及非揮發性記憶體之混合固態記憶體系統 HYBRID SOLID-STATE MEMORY SYSTEM HAVING VOLATILE AND NON-VOLATILE MEMORY 审中-公开
简体标题：具有挥发性及非挥发性内存之混合固态内存系统 HYBRID SOLID-STATE MEMORY SYSTEM HAVING VOLATILE AND NON-VOLATILE MEMORY
公开(公告)号：TW200841352A
公开(公告)日：2008-10-16
申请号：TW096148758
申请日：2007-12-19
申请人：摩賽德科技股份有限公司 MOSAID TECHNOLOGIES INCORPORATED
发明人：金鎮祺 KIM, JIN-KI
IPC分类号： G11C , G06F
CPC分类号： G11C14/0018 , G11C11/005
摘要：本文提供儲存資料用之混合固態記憶體系統。此固態記憶體系統包含揮發性固態記憶體、非揮發性固態記憶體及記憶體控制器。此外,本文提供在此固態記憶體系統中儲存資料的方法。此方法包含下列步驟。由記憶體控制器接收寫入命令。回應於寫入命令而將寫入資料儲存在揮發性記憶體中。回應於資料傳送請求而從揮發性記憶體傳送資料至非揮發性記憶體。
简体摘要：本文提供存储数据用之混合固态内存系统。此固态内存系统包含挥发性固态内存、非挥发性固态内存及内存控制器。此外,本文提供在此固态内存系统中存储数据的方法。此方法包含下列步骤。由内存控制器接收写入命令。回应于写入命令而将写入数据存储在挥发性内存中。回应于数据发送请求而从挥发性内存发送数据至非挥发性内存。

4. 发明专利

TW200839785A 與串聯互連之半導體裝置通訊的設備與方法 APPARATUS AND METHOD FOR COMMUNICATING WITH SEMICONDUCTOR DEVICES OF A SERIAL INTERCONNECTION 失效
简体标题：与串联互连之半导体设备通信的设备与方法 APPARATUS AND METHOD FOR COMMUNICATING WITH SEMICONDUCTOR DEVICES OF A SERIAL INTERCONNECTION
公开(公告)号：TW200839785A
公开(公告)日：2008-10-01
申请号：TW096144602
申请日：2007-11-23
申请人：摩賽德科技股份有限公司 MOSAID TECHNOLOGIES INCORPORATED
发明人：吳學俊 OH, HAKJUNE , 潘弘柏 PYEON, HONG BEOM , 金鎮祺 KIM, JIN-KI
IPC分类号： G11C , G06F
摘要：一系統控制器與一串聯互連中的各個裝置通訊。該系統控制器傳送一讀取命令、一裝置位址識別該串聯互連中的目標裝置及記憶體位置。該目標裝置回應該讀取命令以讀取藉由該記憶體位置所識別之該位置中的資料。讀取的資料被提供做為輸出信號,亦即從該串聯互連中的最後一個裝置傳送給該控制器的資料接收器。該資料接收器在考慮該串聯互連中之總流通潛時(flow-through latency)的情況之下,建立與時脈有關的獲得瞬時。其中每一個裝置具有一時脈同步器,通過該串聯互連被傳播的時脈信號被用來建立該獲得瞬時。該讀取的資料在考慮該流通潛時的情況之下回應所建立的獲得瞬時而被鎖存,有效的資料被鎖存在該資料接收器中。
简体摘要：一系统控制器与一串联互连中的各个设备通信。该系统控制器发送一读取命令、一设备位址识别该串联互连中的目标设备及内存位置。该目标设备回应该读取命令以读取借由该内存位置所识别之该位置中的数据。读取的数据被提供做为输出信号,亦即从该串联互连中的最后一个设备发送给该控制器的数据接收器。该数据接收器在考虑该串联互连中之总流通潜时(flow-through latency)的情况之下,创建与时脉有关的获得瞬时。其中每一个设备具有一时脉同步器,通过该串联互连被传播的时脉信号被用来创建该获得瞬时。该读取的数据在考虑该流通潜时的情况之下回应所创建的获得瞬时而被锁存,有效的数据被锁存在该数据接收器中。

5. 发明专利

TW200834318A 於混合型態之序列互連裝置產生裝置識別碼之設備及方法 APPARATUS AND METHOD FOR PRODUCING DEVICE IDENTIFIERS FOR SERIALLY INTERCONNECTED DEVICES OF MIXED TYPE 审中-公开
简体标题：于混合型态之串行互连设备产生设备识别码之设备及方法 APPARATUS AND METHOD FOR PRODUCING DEVICE IDENTIFIERS FOR SERIALLY INTERCONNECTED DEVICES OF MIXED TYPE
公开(公告)号：TW200834318A
公开(公告)日：2008-08-16
申请号：TW096146276
申请日：2007-12-05
申请人：摩賽德科技股份有限公司 MOSAID TECHNOLOGIES INCORPORATED
发明人：潘弘柏 PYEON, HONG BEOM , 吳學俊 OH, HAKJUNE , 金鎮祺 KIM, JIN-KI , 角修二 SUMI, SHUJI
IPC分类号： G06F
CPC分类号： G06F13/4243
摘要：複數混合類型的記憶體裝置(例如:DRAMs、SRAMs、MRAMs、以及NAND-、NOR-、及AND-類型的快閃記憶體)係為串列互連。在其裝置類型上,各個裝置有裝置類型資訊。一特定裝置類型(DT)以及一裝置識別碼(ID)包含於一串列輸入(SI)內以作為一封包,該DT及ID被給予至該串列互連的一裝置。該裝置決定該給予DT是否與該裝置的DT匹配。當匹配時,一包含在該裝置中的計算器,執行計算以產生一ID用於另一裝置,且該給予ID佔住該裝置的一暫存器。當非匹配時,該ID產生被省略,且沒有用於另一裝置之ID被產生。依照該裝置類型匹配決定,該DT被合併於該產生或接收的ID。該合併DT以及ID係作為一封包傳送至下個裝置。這樣一裝置類型匹配決定以及ID產生或省略被執行於所有串列互連的裝置中。關於提供於該等互連裝置的裝置類型,ID係串列產生。該SI包含該DT、該ID以及一ID產生命令,在一個封包基準下被傳送至下一裝置。
简体摘要：复数混合类型的内存设备(例如:DRAMs、SRAMs、MRAMs、以及NAND-、NOR-、及AND-类型的闪存)系为串行互连。在其设备类型上,各个设备有设备类型信息。一特定设备类型(DT)以及一设备识别码(ID)包含于一串行输入(SI)内以作为一封包,该DT及ID被给予至该串行互连的一设备。该设备决定该给予DT是否与该设备的DT匹配。当匹配时,一包含在该设备中的计算器,运行计算以产生一ID用于另一设备,且该给予ID占住该设备的一寄存器。当非匹配时,该ID产生被省略,且没有用于另一设备之ID被产生。依照该设备类型匹配决定,该DT被合并于该产生或接收的ID。该合并DT以及ID系作为一封包发送至下个设备。这样一设备类型匹配决定以及ID产生或省略被运行于所有串行互连的设备中。关于提供于该等互连设备的设备类型,ID系串行产生。该SI包含该DT、该ID以及一ID产生命令,在一个封包基准下被发送至下一设备。

6. 发明专利

TW200807418A 具完全獨立局部陣列再新功能之動態隨機存取記憶體 DYNAMIC RANDOM ACCESS MEMORY WITH FULLY INDEPENDENT PARTIAL ARRAY REFRESH FUNCTION 审中-公开
简体标题：具完全独立局部数组再新功能之动态随机存取内存 DYNAMIC RANDOM ACCESS MEMORY WITH FULLY INDEPENDENT PARTIAL ARRAY REFRESH FUNCTION
公开(公告)号：TW200807418A
公开(公告)日：2008-02-01
申请号：TW096112915
申请日：2007-04-12
申请人：摩賽德科技股份有限公司 MOSAID TECHNOLOGIES INCORPORATED
发明人：金鎮祺 KIM, JIN-KI , 吳學俊 OH, HAKJUNE
IPC分类号： G11C
CPC分类号： G11C11/40615 , G11C11/406 , G11C11/40607 , G11C11/40618 , G11C11/40622
摘要：一動態隨機存取記憶體裝置包含複數記憶體子塊(subblock)。每一子塊具有複數字線(wordline),複數資料儲存單元係連接至該複數字線。獨立地造成局部陣列自行再新(PASR)組態設定。按照該等PASR設定,該等記憶體子塊被編址供再新。藉由一記憶體控制器造成該等PASR設定。可選擇任何種類的子塊位址之組合。如此,該等記憶體子塊係完全獨立地再新。用於資料保存的使用者可選擇之記憶體陣列提供有效之記憶體控制程式設計,特別是用於低電力之行動應用。
简体摘要：一动态随机存取内存设备包含复数内存子块(subblock)。每一子块具有复数字线(wordline),复数数据存储单元系连接至该复数字线。独立地造成局部数组自行再新(PASR)组态设置。按照该等PASR设置,该等内存子块被编址供再新。借由一内存控制器造成该等PASR设置。可选择任何种类的子块位址之组合。如此,该等内存子块系完全独立地再新。用于数据保存的用户可选择之内存数组提供有效之内存控制编程,特别是用于低电力之行动应用。

7. 发明专利

TW200805396A 快閃記憶體系統控制設計 FLASH MEMORY SYSTEM CONTROL SCHEME 失效
简体标题：闪存系统控制设计 FLASH MEMORY SYSTEM CONTROL SCHEME
公开(公告)号：TW200805396A
公开(公告)日：2008-01-16
申请号：TW096111391
申请日：2007-03-30
申请人：摩賽德科技股份有限公司 MOSAID TECHNOLOGIES INCORPORATED
发明人：金鎮祺 KIM, JIN-KI
IPC分类号： G11C
CPC分类号： G11C7/1042 , G06F12/0246 , G06F2212/1036 , G06F2212/7211 , G11C7/1021 , G11C16/10 , G11C16/32 , G11C2216/22 , G11C2216/24
摘要：一快閃記憶體系統架構具有串聯的一些快閃記憶體裝置,用以實現資料的高速燒錄。係將要被燒錄的各分頁之資料交插到該系統中之該等記憶體裝置,以便將不同分頁的資料儲存在不同的記憶體裝置,而實現資料的高速燒錄。一記憶體控制器將燒錄命令發出到每一記憶體裝置。當每一記憶體裝置接收到一燒錄命令時,該記憶體裝置開始一燒錄作業,或將該命令傳送到次一記憶體裝置。因此,該快閃記憶體系統中之該等記憶體裝置相繼地循序燒錄各分頁的資料,因而將每一分頁的資料燒錄到該快閃記憶體系統之延遲最小化。該記憶體控制器可執行一耗損程度控制演算法,以便將每一記憶體裝置的持久性最大化,或將燒錄之效能以及任何大小的資料之持久性最佳化。
简体摘要：一闪存系统架构具有串联的一些闪存设备,用以实现数据的高速刻录。系将要被刻录的各分页之数据交插到该系统中之该等内存设备,以便将不同分页的数据存储在不同的内存设备,而实现数据的高速刻录。一内存控制器将刻录命令发出到每一内存设备。当每一内存设备接收到一刻录命令时,该内存设备开始一刻录作业,或将该命令发送到次一内存设备。因此,该闪存系统中之该等内存设备相继地循序刻录各分页的数据,因而将每一分页的数据刻录到该闪存系统之延迟最小化。该内存控制器可运行一耗损程度控制算法,以便将每一内存设备的持久性最大化,或将刻录之性能以及任何大小的数据之持久性最优化。

8. 发明专利

TW200733131A 電壓位準偏移器電路 VOLTAGE LEVEL SHIFTER CIRCUIT 失效
简体标题：电压位准偏移器电路 VOLTAGE LEVEL SHIFTER CIRCUIT
公开(公告)号：TW200733131A
公开(公告)日：2007-09-01
申请号：TW095141702
申请日：2006-11-10
申请人：摩賽德科技股份有限公司 MOSAID TECHNOLOGIES INCORPORATED
发明人：維娜莉萊斯 LINES, VALERIE L.
IPC分类号： G11C
CPC分类号： H03K19/018521 , G11C8/08 , G11C11/4085 , H03K19/0013
摘要：用以將具有在第一高與低供應電壓位準之邏輯「1」與「0」位準之邏輯信號邏輯轉換至具有第二高與低供應電壓位準之信號的位準偏移器電路。特別係,該第二高與低供應電壓位準大於該第一高與低供應電壓位準。揭露之位準偏移器係組態成使位準偏移器內之前面的邏輯閘與電路的尺寸得以降低,其有助於其在間隔有限的面積中之佈局。該位準偏移器亦包含解耦合輸出上拉與下拉路徑的電路,以進一步有助於狀態轉變並且降低消弧電流消耗量。
简体摘要：用以将具有在第一高与低供应电压位准之逻辑“1”与“0”位准之逻辑信号逻辑转换至具有第二高与低供应电压位准之信号的位准偏移器电路。特别系,该第二高与低供应电压位准大于该第一高与低供应电压位准。揭露之位准偏移器系组态成使位准偏移器内之前面的逻辑门与电路的尺寸得以降低,其有助于其在间隔有限的面积中之布局。该位准偏移器亦包含解耦合输出上拉与下拉路径的电路,以进一步有助于状态转变并且降低消弧电流消耗量。

9. 发明专利

TW200929245A 縮減接腳數介面 REDUCED PIN COUNT INTERFACE 失效
简体标题：缩减接脚数界面 REDUCED PIN COUNT INTERFACE
公开(公告)号：TW200929245A
公开(公告)日：2009-07-01
申请号：TW097128676
申请日：2008-07-29
申请人：摩賽德科技股份有限公司 MOSAID TECHNOLOGIES INCORPORATED
发明人：彼得吉林翰 GILLINGHAM, PETER B.
IPC分类号： G11C
CPC分类号： G11C7/1045 , G06F13/1678 , G11C7/1078 , G11C7/1093 , G11C7/22
摘要：一種記憶體裝置配置及控制器係根據相對於已知記憶體裝置及控制器配置具有縮減接腳數的介面。促進縮減接腳數介面為控制器所執行的一些操作。經過重複傳輸並最終接收樣型化的指令,控制器判斷資料滙流排的寬度,同時指派目標裝置位址給每一個記憶體裝置。
简体摘要：一种内存设备配置及控制器系根据相对于已知内存设备及控制器配置具有缩减接脚数的界面。促进缩减接脚数界面为控制器所运行的一些操作。经过重复传输并最终接收样型化的指令,控制器判断数据汇流排的宽度,同时指派目标设备位址给每一个内存设备。

10. 发明专利

TW200917275A 具有資料控制之記憶體 MEMORY WITH DATA CONTROL 审中-公开
简体标题：具有数据控制之内存 MEMORY WITH DATA CONTROL
公开(公告)号：TW200917275A
公开(公告)日：2009-04-16
申请号：TW097122418
申请日：2008-06-16
申请人：摩賽德科技股份有限公司 MOSAID TECHNOLOGIES INCORPORATED
发明人：吳學俊 OH, HAKJUNE
IPC分类号： G11C
CPC分类号： G11C7/1078 , G11C7/109 , G11C7/22 , G11C16/102 , G11C2207/107 , G11C2216/30
摘要：在一實施例中,一記憶體裝置包含記憶體、一第一資料鏈路、一第一輸入、一第二輸入、一第二資料鏈路、一第一輸出、以及一第二輸出。該第一資料鏈路之組態被設定成將一或多個封包輸入到該記憶體裝置。該第一輸入之組態被設定成將用來界定要經由該第一資料鏈路而被輸入到該記憶體裝置的命令封包之命令選通脈衝信號輸入到該記憶體裝置。該第二輸入之組態被設定成將用來界定要經由該第一資料鏈路而被輸入到該記憶體裝置的資料封包之資料選通脈衝信號輸入到該記憶體裝置。該第一及第二輸出之組態被分別設定成輸出該命令選通脈衝信號及資料選通脈衝信號。該第二資料鏈路之組態被設定成自該記憶體裝置輸出封包。
简体摘要：在一实施例中,一内存设备包含内存、一第一数据链路、一第一输入、一第二输入、一第二数据链路、一第一输出、以及一第二输出。该第一数据链路之组态被设置成将一或多个封包输入到该内存设备。该第一输入之组态被设置成将用来界定要经由该第一数据链路而被输入到该内存设备的命令封包之命令选通脉冲信号输入到该内存设备。该第二输入之组态被设置成将用来界定要经由该第一数据链路而被输入到该内存设备的数据封包之数据选通脉冲信号输入到该内存设备。该第一及第二输出之组态被分别设置成输出该命令选通脉冲信号及数据选通脉冲信号。该第二数据链路之组态被设置成自该内存设备输出封包。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式