专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

81. 发明专利

TW200637440A 佈線板及其製造方法审中-公开
简体标题：布线板及其制造方法
公开(公告)号：TW200637440A
公开(公告)日：2006-10-16
申请号：TW095102582
申请日：2006-01-24
申请人：新光電氣工業股份有限公司 SHINKO ELECTRIC INDUSTRIES CO., LTD.
发明人：野村智弘 TOMOHIRO NOMURA , 阿部和則 KAZUNORI ABE
IPC分类号： H05K , H01L
摘要： (課題)本發明係提供一種能夠高精度地形成連接到半導體元件之電極端子的凸部，即使以極高的密度形成配線圖案時，也能夠防止產生電性短路，且可靠度高的佈線板。(解決手段)在基板12之其中一面形成有配線圖案14，且形成有與形成在該配線圖案14之內側導線14a電性連接，而接合到半導體元件之電極端子之凸部30的佈線板40之製造方法，對在其中一面形成有配線圖案14的基板2，從基板12的另一面實施雷射加工，而在基板形成讓上述配線圖案露出在內端面的凹洞12a，對上述基板12實施電解電鍍，藉由讓電鍍層於上述凹洞12a堆積，而形成端面從上述基板12的另一面突出的凸部(bump)30。
简体摘要： (课题)本发明系提供一种能够高精度地形成连接到半导体组件之电极端子的凸部，即使以极高的密度形成配线图案时，也能够防止产生电性短路，且可靠度高的布线板。(解决手段)在基板12之其中一面形成有配线图案14，且形成有与形成在该配线图案14之内侧导线14a电性连接，而接合到半导体组件之电极端子之凸部30的布线板40之制造方法，对在其中一面形成有配线图案14的基板2，从基板12的另一面实施激光加工，而在基板形成让上述配线图案露出在内端面的凹洞12a，对上述基板12实施电解电镀，借由让电镀层于上述凹洞12a堆积，而形成端面从上述基板12的另一面突出的凸部(bump)30。

82. 发明专利

TW200629521A 半導體元件 SEMICONDUCTOR DEVICE 审中-公开
简体标题：半导体组件 SEMICONDUCTOR DEVICE
公开(公告)号：TW200629521A
公开(公告)日：2006-08-16
申请号：TW094146135
申请日：2005-12-23
申请人：新光電氣工業股份有限公司 SHINKO ELECTRIC INDUSTRIES CO., LTD.
发明人：赤池貞和 AKAIKE, SADAKAZU , 井上明宣 INOUE, AKINOBU , 加治木篤典 KAJIKI, ATSUNORI , 高津浩幸 TAKATSU, HIROYUKI , 坪田崇 TSUBOTA, TAKASHI , 山西學雄 YAMANISHI, NORIO
IPC分类号： H01L
CPC分类号： H01L23/552 , H01L24/73 , H01L2224/32225 , H01L2224/48227 , H01L2224/73265 , H01L2924/15321 , H01L2924/15331 , H01L2924/181 , H01L2924/19105 , H01L2924/3025 , H01R12/7076 , H01R13/6585 , H01R13/6594 , H01L2924/00012 , H01L2924/00
摘要：一種半導體元件是被揭露，其包含一個板體、一個設置於該板體上的接地端子、一個設置於該板體上的連接端子、一個安裝於該板體上的半導體晶片、及一個電氣連接至該接地端子的屏蔽元件。該半導體晶片、該接地端子、和該連接端子是設置於該板體的一個側上，而該屏蔽元件是直接設置於該板體的另一個側上且覆蓋該板體的該另一個側。
简体摘要：一种半导体组件是被揭露，其包含一个板体、一个设置于该板体上的接地端子、一个设置于该板体上的连接端子、一个安装于该板体上的半导体芯片、及一个电气连接至该接地端子的屏蔽组件。该半导体芯片、该接地端子、和该连接端子是设置于该板体的一个侧上，而该屏蔽组件是直接设置于该板体的另一个侧上且覆盖该板体的该另一个侧。

83. 发明专利

TW200608851A 基板、半導體裝置、基板形成方法以及半導體裝置形成方法 SUBSTRATE, SEMICONDUCTOR DEVICE, SUBSTRATE FABRICATING METHOD, AND SEMICONDUCTOR DEVICE FABRICATING METHOD 审中-公开
简体标题：基板、半导体设备、基板形成方法以及半导体设备形成方法 SUBSTRATE, SEMICONDUCTOR DEVICE, SUBSTRATE FABRICATING METHOD, AND SEMICONDUCTOR DEVICE FABRICATING METHOD
公开(公告)号：TW200608851A
公开(公告)日：2006-03-01
申请号：TW094125889
申请日：2005-07-29
申请人：新光電氣工業股份有限公司 SHINKO ELECTRIC INDUSTRIES CO., LTD.
发明人：村松茂次 SHIGETSUGU MURAMATSU , 經塚正宏 MASAHIRO KYOZUKA , 小松幹幸 MOTOYUKI KOMATSU
IPC分类号： H05K
CPC分类号： H01L21/6835 , H01L21/486 , H01L21/563 , H01L23/3114 , H01L23/49816 , H01L23/49827 , H01L2221/68345 , H01L2224/16225 , H01L2224/16237 , H01L2224/32225 , H01L2224/73204 , H01L2224/81005 , H01L2224/83005 , H01L2924/01078 , H01L2924/01079 , H01L2924/15311 , H05K1/113 , H05K1/114 , H05K3/107 , H05K3/205 , H05K3/423 , H05K3/465 , H05K3/4682 , H05K2201/09036 , H05K2201/09563 , H05K2201/09845 , H01L2924/00
摘要：一種基板，電性連接至第一外部連接端子之半導體元件，包括基材、導線部以及介層接觸孔部。其中導線部，設置於基材之第一表面並電性連接至第一外部連接端子，導線部與基材之第一表面為同一平面。介層接觸孔部，與導線部一體成型，並穿透基材。
简体摘要：一种基板，电性连接至第一外部连接端子之半导体组件，包括基材、导线部以及介层接触孔部。其中导线部，设置于基材之第一表面并电性连接至第一外部连接端子，导线部与基材之第一表面为同一平面。介层接触孔部，与导线部一体成型，并穿透基材。

84. 发明专利

TW200607419A 具有超細微圖案之佈線基板的製造方法以及佈線基板 PRODUCTION METHOD OF WIRING SUSTRATE HAVING ULTRA-FINE PATTERN, AND WIRING SUBSTRATE 审中-公开
简体标题：具有超细微图案之布线基板的制造方法以及布线基板 PRODUCTION METHOD OF WIRING SUSTRATE HAVING ULTRA-FINE PATTERN, AND WIRING SUBSTRATE
公开(公告)号：TW200607419A
公开(公告)日：2006-02-16
申请号：TW094118551
申请日：2005-06-06
申请人：新光電氣工業股份有限公司 SHINKO ELECTRIC INDUSTRIES CO., LTD.
发明人：田中秀一 TANAKA, SHUICHI , 小林和貴 KOBAYASHI, KAZUTAKA
IPC分类号： H05K
CPC分类号： H05K3/108 , H05K2201/0341 , H05K2203/0384 , H05K2203/073
摘要：為了使用一半加成方法製造一佈線基板，本發明提供一佈線基板的製造方法，以及一佈線基板，該方法在基底蝕刻期間抑制一電解銅電鍍層之底切的形成，而可達到具有25／25微米或更低或進一步為10／10微米或更低之超細微佈線。當製造一佈線基板時，本發明之方法包含了以下步驟：在一由樹脂製成且具有電絕緣特性之基板表面施予一無電式銅電鍍以形成一無電式銅電鍍層；施予一部份曝現之阻抗層圖案用以在該無電式銅電鍍層之表面形成一佈線圖案；電鍍不同於銅之金屬或包含至少一種該等金屬之合金至該曝現之部份以形成一蝕刻障蔽電鍍層；電鍍一蝕刻障蔽金屬以形成一蝕刻障蔽金屬電鍍層；在該蝕刻障蔽金屬電鍍層之表面施予電解銅電鍍以形成一佈線，該佈線具有一傳導層，該傳導層包括一無電式銅電鍍層、該蝕刻障蔽金屬電鍍層及該電解銅電鍍層；移除該阻抗圖案；且蝕刻及移除曝現於該表面之該無電式銅電鍍層以形成一佈線圖案。
简体摘要：为了使用一半加成方法制造一布线基板，本发明提供一布线基板的制造方法，以及一布线基板，该方法在基底蚀刻期间抑制一电解铜电镀层之底切的形成，而可达到具有25／25微米或更低或进一步为10／10微米或更低之超细微布线。当制造一布线基板时，本发明之方法包含了以下步骤：在一由树脂制成且具有电绝缘特性之基板表面施予一无电式铜电镀以形成一无电式铜电镀层；施予一部份曝现之阻抗层图案用以在该无电式铜电镀层之表面形成一布线图案；电镀不同于铜之金属或包含至少一种该等金属之合金至该曝现之部份以形成一蚀刻障蔽电镀层；电镀一蚀刻障蔽金属以形成一蚀刻障蔽金属电镀层；在该蚀刻障蔽金属电镀层之表面施予电解铜电镀以形成一布线，该布线具有一传导层，该传导层包括一无电式铜电镀层、该蚀刻障蔽金属电镀层及该电解铜电镀层；移除该阻抗图案；且蚀刻及移除曝现于该表面之该无电式铜电镀层以形成一布线图案。

85. 发明专利

TW200541036A 用於半導體裝置之引線框 LEAD FRAME FOR SEMICONDUCTOR DEVICE 审中-公开
简体标题：用于半导体设备之引线框 LEAD FRAME FOR SEMICONDUCTOR DEVICE
公开(公告)号：TW200541036A
公开(公告)日：2005-12-16
申请号：TW094113251
申请日：2005-04-26
申请人：新光電氣工業股份有限公司 SHINKO ELECTRIC INDUSTRIES CO., LTD.
发明人：關和光 SEKI, KAZUMITSU , 吉江崇 YOSHIE, TAKASHI , 門崎幸一 KADOSAKI, KOICHI
IPC分类号： H01L
CPC分类号： H01L23/49582 , H01L24/48 , H01L2224/48247 , H01L2224/85464 , H01L2924/00014 , H01L2924/01046 , H01L2924/01078 , H01L2924/01079 , H01L2224/45099
摘要：一種用於半導體裝置之具有Pd–PPF結構的引線框，其包括內引線及外引線，其中構成該引線框之基材的整個表面或至少該外引線上具有一複合塗層，該複合塗層包括：一以鎳為底之塗層所構成的底層，該以鎳為底之塗層係沈積於構成該引線框之基材的該整個表面或至少該外引線上；一鈀或鈀合金塗層，其係以0.005至0.01微米的厚度被沈積於該底層之上表面之上；及一金塗層，其係以0.02至0.1微米的厚度被沈積於該鈀或鈀合金塗層之上表面之上。當一半導體裝置藉由使用無鉛的以錫鋅為底的焊料或任何其他無鉛銲料被架設在一封裝基材上時，會增進介於該引線框與該無鉛的以錫鋅為底之銲料或任何其他無鉛銲料之間的浸溼度，因而增進了該半導體裝置的封裝性。
简体摘要：一种用于半导体设备之具有Pd–PPF结构的引线框，其包括内引线及外引线，其中构成该引线框之基材的整个表面或至少该外引在线具有一复合涂层，该复合涂层包括：一以镍为底之涂层所构成的底层，该以镍为底之涂层系沉积于构成该引线框之基材的该整个表面或至少该外引在线；一钯或钯合金涂层，其系以0.005至0.01微米的厚度被沉积于该底层之上表面之上；及一金涂层，其系以0.02至0.1微米的厚度被沉积于该钯或钯合金涂层之上表面之上。当一半导体设备借由使用无铅的以锡锌为底的焊料或任何其他无铅焊料被架设在一封装基材上时，会增进介于该引线框与该无铅的以锡锌为底之焊料或任何其他无铅焊料之间的浸湿度，因而增进了该半导体设备的封装性。

86. 发明专利

TW200538005A 製造多層配線基板之方法 METHOD OF PRODUCING MULTILAYER INTERCONNECTION BOARD 审中-公开
简体标题：制造多层配线基板之方法 METHOD OF PRODUCING MULTILAYER INTERCONNECTION BOARD
公开(公告)号：TW200538005A
公开(公告)日：2005-11-16
申请号：TW094100714
申请日：2005-01-11
申请人：新光電氣工業股份有限公司 SHINKO ELECTRIC INDUSTRIES CO., LTD.
发明人：村松茂次 SHIGETSUGU MURAMATSU , 山崎克巳 KATSUMI YAMAZAKI
IPC分类号： H05K
CPC分类号： H05K3/005 , H05K3/107 , H05K3/4644 , H05K3/465 , H05K2203/0108 , H05K2203/0582 , H05K2203/1189 , H05K2203/308
摘要：揭露一種製造多層配線基板的方法，其步驟包含以印壓法加工在配線層之上的樹脂，以及在形成導通洞後，除去位於該導通洞底部的殘留樹脂。在該製造多層基板的方法中，將一硬化溫度高於該樹脂的硬化溫度之熱硬化樹脂塗佈在配線層上有導通孔連接的部份，該樹脂則在該配線層之上形成，將模具印壓在該樹脂上以做出一配線槽與一導通洞，以及用樹脂溶劑將高熱硬化溫度樹脂之未硬化的部份分解並除去。因此，可除去在熱硬化樹脂之上的殘留樹脂。
简体摘要：揭露一种制造多层配线基板的方法，其步骤包含以印压法加工在配线层之上的树脂，以及在形成导通洞后，除去位于该导通洞底部的残留树脂。在该制造多层基板的方法中，将一硬化温度高于该树脂的硬化温度之热硬化树脂涂布在配线层上有导通孔连接的部份，该树脂则在该配线层之上形成，将模具印压在该树脂上以做出一配线槽与一导通洞，以及用树脂溶剂将高热硬化温度树脂之未硬化的部份分解并除去。因此，可除去在热硬化树脂之上的残留树脂。

87. 发明专利

TW200527994A 多層內連線板片及其製造方法 MULTILAYER INTERCONNECTION BOARD AND PRODUCTION METHOD THEREOF 审中-公开
简体标题：多层内连接板片及其制造方法 MULTILAYER INTERCONNECTION BOARD AND PRODUCTION METHOD THEREOF
公开(公告)号：TW200527994A
公开(公告)日：2005-08-16
申请号：TW093140971
申请日：2004-12-28
申请人：新光電氣工業股份有限公司 SHINKO ELECTRIC INDUSTRIES CO., LTD.
发明人：村松茂次 SHIGETSUGU MURAMATSU , 田中正人 MASATO TANAKA , 山崎克巳 KATSUMI YAMAZAKI
IPC分类号： H05K
CPC分类号： H05K3/465 , H05K1/115 , H05K3/005 , H05K3/107 , H05K3/421 , H05K2201/09036 , H05K2201/09045 , H05K2203/0108 , H05K2203/0733 , H05K2203/1189
摘要：本發明係揭露一多層內連線板片，其可允許於具有較大寬度與區域可靠的電性的內連線及於藉由按壓一工具以抵抗樹脂的插塞洞裡之插塞連結。一為求電性連結之投影部分係整合地與絕緣膜及較該第一內連線溝槽大之一寬度及一區域之第二內連線溝槽形成。當一第一內連線被沈積於第一內連線溝槽且第二時，該投影部分係形成於第二內連線溝槽且一金屬電鍍薄膜同一時間提供於該投影部分上，以致於電性連結於該第二內連線及該插塞。
简体摘要：本发明系揭露一多层内连接板片，其可允许于具有较大宽度与区域可靠的电性的内连接及于借由按压一工具以抵抗树脂的插塞洞里之插塞链接。一为求电性链接之投影部分系集成地与绝缘膜及较该第一内连接沟槽大之一宽度及一区域之第二内连接沟槽形成。当一第一内连接被沉积于第一内连接沟槽且第二时，该投影部分系形成于第二内连接沟槽且一金属电镀薄膜同一时间提供于该投影部分上，以致于电性链接于该第二内连接及该插塞。

88. 发明专利

TW200516682A 配線基板之墊構造及配線基板 PAD STRUCTURE OF WIRING BOARD AND ITS WIRING BOARD 审中-公开
简体标题：配线基板之垫构造及配线基板 PAD STRUCTURE OF WIRING BOARD AND ITS WIRING BOARD
公开(公告)号：TW200516682A
公开(公告)日：2005-05-16
申请号：TW093129438
申请日：2004-09-29
申请人：新光電氣工業股份有限公司 SHINKO ELECTRIC INDUSTRIES CO., LTD.
发明人：大井和彥 OOI, KAZUHIKO , 榎建次郎 ENOKI, KENJIRO , 織田祥子 ODA, SACHIKO
IPC分类号： H01L
CPC分类号： H05K3/244 , C23C18/1651 , H01L23/49816 , H01L2924/0002 , H05K3/3457 , H05K2203/072 , H01L2924/00
摘要：本發明係獲得一種配線基板之墊構造，藉此，可提昇設有含磷之鎳層的墊上所載設之焊球等軟焊構件或所焊接之外部構件的抗拉強度者。設於基板之導體圖案且載設有軟焊隆起部之墊構造係形成有一多層鍍敷層，該多層鍍敷層係包含有：金屬層，係形成為部分導體圖案且形成為墊本體者；含磷之鎳層，係藉無電解鎳電鍍形成且直接接觸於該含屬層上者；銅層，係藉無電解銅電鍍形成在該鎳層上且較該鎳層還薄者；及，貴金屬層，係藉無電解貴金屬電鍍而形成在該銅層上者。
简体摘要：本发明系获得一种配线基板之垫构造，借此，可提升设有含磷之镍层的垫上所载设之焊球等软焊构件或所焊接之外部构件的抗拉强度者。设于基板之导体图案且载设有软焊隆起部之垫构造系形成有一多层镀敷层，该多层镀敷层系包含有：金属层，系形成为部分导体图案且形成为垫本体者；含磷之镍层，系藉无电解镍电镀形成且直接接触于该含属层上者；铜层，系藉无电解铜电镀形成在该镍层上且较该镍层还薄者；及，贵金属层，系藉无电解贵金属电镀而形成在该铜层上者。

89. 发明专利

TW200504804A 成本降低及製程簡化的線路板及其製造方法 COST-REDUCING AND PROCESS-SIMPLIFYING WIRING BOARD AND MANUFACTURING METHOD THEREOF 审中-公开
简体标题：成本降低及制程简化的线路板及其制造方法 COST-REDUCING AND PROCESS-SIMPLIFYING WIRING BOARD AND MANUFACTURING METHOD THEREOF
公开(公告)号：TW200504804A
公开(公告)日：2005-02-01
申请号：TW093115516
申请日：2004-05-31
申请人：新光電氣工業股份有限公司 SHINKO ELECTRIC INDUSTRIES CO., LTD.
发明人：村松茂次 MURAMATSU, SHIGETSUGU , 日詰徹 HIZUME, TOHRU
IPC分类号： H01L
CPC分类号： H05K3/4644 , H05K3/005 , H05K3/421 , H05K2201/0969 , H05K2201/09827 , H05K2201/09863 , H05K2203/0108 , H05K2203/1189
摘要：一種線路板係被揭露，該線路板包括一第一絕緣層、一形成於該第一絕緣層之一表面上的導體、及一形成於該第一絕緣層與該導體之表面上的第二絕緣層。該線路板係設置有一個穿過該第二絕緣層至該導體內的半圓狀或圓錐狀孔－形成部份。
简体摘要：一种线路板系被揭露，该线路板包括一第一绝缘层、一形成于该第一绝缘层之一表面上的导体、及一形成于该第一绝缘层与该导体之表面上的第二绝缘层。该线路板系设置有一个穿过该第二绝缘层至该导体内的半圆状或圆锥状孔－形成部份。

90. 发明专利

TWI227105B 製造引線板之方法 METHOD OF PRODUCING WIRING BOARD 失效
简体标题：制造引线板之方法 METHOD OF PRODUCING WIRING BOARD
公开(公告)号：TWI227105B
公开(公告)日：2005-01-21
申请号：TW090119673
申请日：2001-08-10
申请人：新光電氣工業股份有限公司 SHINKO ELECTRIC INDUSTRIES CO., LTD.
发明人：小山利德 KOYAMA, TOSHINORI , 小林美紀子 , 服部篤彥
IPC分类号： H05K
CPC分类号： H05K3/4661 , H05K3/381 , H05K3/4602 , H05K2203/095 , Y10T29/49117 , Y10T29/49128 , Y10T29/49144 , Y10T29/49155 , Y10T29/49156
摘要：一種製造引線板之方法，該引線板有多層引線層各自係位於一層電絕緣層上，其中電絕緣層係使用樹脂材料形成於基板上，以及一層導體層係經由接續無電極鍍銅以及電鍍銅而形成於電絕緣層表面上，且經圖樣化而形成引線層，其中於形成電絕緣層於基板上後，電絕緣層接受電漿處理以及隨後接受紫外光處理，然後進行無電極鍍層及電鍍。
简体摘要：一种制造引线板之方法，该引线板有多层引线层各自系位于一层电绝缘层上，其中电绝缘层系使用树脂材料形成于基板上，以及一层导体层系经由接续无电极镀铜以及电镀铜而形成于电绝缘层表面上，且经图样化而形成引线层，其中于形成电绝缘层于基板上后，电绝缘层接受等离子处理以及随后接受紫外光处理，然后进行无电极镀层及电镀。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式