专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

71. 发明专利

TWI223452B 鐵電記憶電晶體及形成鐵電記憶電晶體之方法 FERROELECTRIC MEMORY TRANSISTOR AND METHOD FOR FORMING THE SAME 失效
简体标题：铁电记忆晶体管及形成铁电记忆晶体管之方法 FERROELECTRIC MEMORY TRANSISTOR AND METHOD FOR FORMING THE SAME
公开(公告)号：TWI223452B
公开(公告)日：2004-11-01
申请号：TW092107403
申请日：2003-04-01
申请人：夏普股份有限公司 SHARP KABUSHIKI KAISHA
发明人：許勝籐 HSU, SHENG TENG , 張風燕 ZHANG, FENGYAN , 李廷凱 LI, TINGKAI
IPC分类号： H01L
CPC分类号： G11C11/22 , H01L21/28291 , H01L21/31641 , H01L21/31645 , H01L21/31691 , H01L27/11502 , H01L29/78391
摘要：本發明的目地是提供一種非揮性的鐵電記憶體裝置，其消除了與漏電相關的電晶體記憶保持性退化的情形。按照本發明的鐵電記憶電晶體包含：具有源區、閘區與汲區的基體；位於閘區上的閘堆疊，包括高-k絕緣體單元，包括第一高-k杯與第二高-k杯；鐵電單元，其中該鐵電單元被包封在該高-k絕緣體單元內；以及頂電極，位於該高-k絕緣體單元的頂部；鈍性氧化物層，位於基體與閘堆疊的上方；以及覆以金屬，形成分別到達源區、汲區及閘堆疊的接點。
简体摘要：本发明的目地是提供一种非挥性的铁电内存设备，其消除了与漏电相关的晶体管记忆保持性退化的情形。按照本发明的铁电记忆晶体管包含：具有源区、闸区与汲区的基体；位于闸区上的闸堆栈，包括高-k绝缘体单元，包括第一高-k杯与第二高-k杯；铁电单元，其中该铁电单元被包封在该高-k绝缘体单元内；以及顶电极，位于该高-k绝缘体单元的顶部；钝性氧化物层，位于基体与闸堆栈的上方；以及覆以金属，形成分别到达源区、汲区及闸堆栈的接点。

72. 发明专利

TW564502B 具有鉭之緩衝層以供金屬、鐵電、氧化物及矽的單一電晶體記憶應用之高K閘極氧化物失效
简体标题：具有钽之缓冲层以供金属、铁电、氧化物及硅的单一晶体管记忆应用之高K闸极氧化物
公开(公告)号：TW564502B
公开(公告)日：2003-12-01
申请号：TW091124519
申请日：2002-10-23
申请人：夏普股份有限公司
发明人：李廷凱 , 許勝籐 , 布魯斯戴爾鄂齊 , 莉莎虹史戴克
IPC分类号： H01L
CPC分类号： H01L21/28185 , C23C16/0272 , C23C16/56 , H01L21/28194 , H01L21/28291 , H01L21/3144 , H01L21/31604 , H01L21/31641 , H01L21/31645 , H01L21/31691 , H01L28/56 , H01L29/40 , H01L29/513 , H01L29/516 , H01L29/517
摘要：本發明揭示一種製造記憶體裝置的方法，其包含準備一矽基板；在該矽基板上沈積一高k絕緣體層；在該高k絕緣層上沈積一緩衝層；藉由金屬有機化學氣相沈積法在該緩衝層上沈積一鐵電材料層；在該鐵電材料層上形成一上方電極；以及完成藉由上述步驟所獲得的裝置。
简体摘要：本发明揭示一种制造内存设备的方法，其包含准备一硅基板；在该硅基板上沉积一高k绝缘体层；在该高k绝缘层上沉积一缓冲层；借由金属有机化学气相沉积法在该缓冲层上沉积一铁电材料层；在该铁电材料层上形成一上方电极；以及完成借由上述步骤所获得的设备。

73. 发明专利

TW546734B 絕緣膜之形成方法及半導體裝置之製造方法失效
简体标题：绝缘膜之形成方法及半导体设备之制造方法
公开(公告)号：TW546734B
公开(公告)日：2003-08-11
申请号：TW091102109
申请日：2002-02-06
申请人：松下電器產業股份有限公司
发明人：江利口浩二
IPC分类号： H01L
CPC分类号： H01L21/28185 , H01L21/28194 , H01L21/28202 , H01L21/28211 , H01L21/3115 , H01L21/31155 , H01L21/31641 , H01L21/823462 , H01L29/513 , H01L29/517 , H01L29/518 , H01L29/6659
摘要：本發明為一種絕緣膜之形成方法及半導體裝置之製造方法，其目的在於對半導體基板間，提供具有良好的界面狀態及漏電特性之絕緣膜。
其方法為藉由注入離子等方式，利用注入原子及熱處理，形成高介電體膜。例如，在聚矽基板101上形成熱氧化膜之氧化矽膜102後，將來自電漿105的Zr離子(Zr+)注入氧化矽膜102內。接著，藉由對氧化矽膜102及Zr注入層103施以退火處理，使注入Zr注入層103內之Zr擴散，氧化矽膜102及Zr注入層103整體將會變化成由Zr-Si-O(矽酸鹽)形成之高比介電率之高介電體膜106。藉由將該高介電體膜106使用做為MISFET的閘極絕緣膜，得到良好的閘極漏電特性。
简体摘要：本发明为一种绝缘膜之形成方法及半导体设备之制造方法，其目的在于对半导体基板间，提供具有良好的界面状态及漏电特性之绝缘膜。其方法为借由注入离子等方式，利用注入原子及热处理，形成高介电体膜。例如，在聚硅基板101上形成热氧化膜之氧化硅膜102后，将来自等离子105的Zr离子(Zr+)注入氧化硅膜102内。接着，借由对氧化硅膜102及Zr注入层103施以退火处理，使注入Zr注入层103内之Zr扩散，氧化硅膜102及Zr注入层103整体将会变化成由Zr-Si-O(硅酸盐)形成之高比介电率之高介电体膜106。借由将该高介电体膜106使用做为MISFET的闸极绝缘膜，得到良好的闸极漏电特性。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式