专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

51. 发明专利

TW201520890A 向量親合的指令格式及其執行审中-公开
简体标题：矢量亲合的指令格式及其运行
公开(公告)号：TW201520890A
公开(公告)日：2015-06-01
申请号：TW103135824
申请日：2011-12-07
申请人：英特爾股份有限公司 , INTEL CORPORATION
发明人：瓦倫泰羅柏 , VALENTINE, ROBERT , 聖安德里安耶穌 , SAN ADRIAN, JESUS CORBAL , 桑斯羅傑 , SANS, ROGER ESPASA , 凱文羅勃 , CAVIN, ROBERT D. , 托爾布萊特 , TOLL, BRET , 都蘭山堤雅哥 , DURAN, SANTIAGO GALAN , 威德梅爾傑佛瑞 , WIEDEMEIER, JEFFREY G. , 山姆卓拉沙海 , SAMUDRALA, SRIDHAR , 吉卡密林德 , GIRKAR, MILIND B. , 葛羅秋斯基愛德華 , GROCHOWSKI, EDWARD T. , 賀爾強納森 , HALL, JONATHAN C. , 布瑞福丹尼斯 , BRADFORD, DENNIS R. , 歐德亞麥德維爾艾蒙斯特阿法 , OULD-AHMED-VALL, ELMOUSTAPHA , 雅伯詹姆士 , ABEL, JAMES C. , 查尼馬克 , CHARNEY, MARK J. , 艾柏罕西仕 , ABRAHAM, SETH , 賽爾蘇利曼 , SAIR, SULEYMAN , 佛西斯安卓 , FORSYTH, ANDREW T. , 吳麗莎 , WU, LISA , 楊特查爾斯 , YOUNT, CHARLES
IPC分类号： G06F9/30
CPC分类号： G06F9/30181 , G06F9/3001 , G06F9/30014 , G06F9/30018 , G06F9/30032 , G06F9/30036 , G06F9/30047 , G06F9/30145 , G06F9/30149 , G06F9/30185 , G06F9/30192 , G06F9/34
摘要：本文揭露向量親和的指令格式及其執行。根據本發明之一實施例，處理器組態成執行指令集。指令集包括向量親和的指令格式。向量親和的指令格式具有複數欄位，包括基礎運算欄位、修飾符欄位、擴充運算欄位、及資料元件寬度欄位，其中第一指令格式透過在基礎運算欄位、修飾符欄位、阿爾發欄位、貝他欄位、及資料元件寬度欄位中放置不同值來支援基礎運算的不同版本及不同擴充運算，且其中在指令流中在第一指令格式中的指令之每一個出現上，在基礎運算欄位、修飾符欄位、阿爾發欄位、貝他欄位、及資料元件寬度欄位的每一者中僅可放置該些不同值的一個。
简体摘要：本文揭露矢量亲和的指令格式及其运行。根据本发明之一实施例，处理器组态成运行指令集。指令集包括矢量亲和的指令格式。矢量亲和的指令格式具有复数字段，包括基础运算字段、修饰符字段、扩充运算字段、及数据组件宽度字段，其中第一指令格式透过在基础运算字段、修饰符字段、阿尔发字段、贝他字段、及数据组件宽度字段中放置不同值来支持基础运算的不同版本及不同扩充运算，且其中在指令流中在第一指令格式中的指令之每一个出现上，在基础运算字段、修饰符字段、阿尔发字段、贝他字段、及数据组件宽度字段的每一者中仅可放置该些不同值的一个。

52. 发明专利

TWI389027B 中央處理單元及微控制器有权
简体标题：中央处理单元及单片机
公开(公告)号：TWI389027B
公开(公告)日：2013-03-11
申请号：TW100146468
申请日：2011-12-15
申请人：北岸好一 , KITAGISHI, KOICHI , 福島真粧美 , FUKUSHIMA, MASAMI
发明人：北岸好一 , KITAGISHI, KOICHI , 福島真粧美 , FUKUSHIMA, MASAMI
IPC分类号： G06F9/24 , G06F9/26 , G06F9/30
CPC分类号： G06F9/30149

53. 发明专利

TW201243715A 向量親合的指令格式及其執行 VECTOR FRIENDLY INSTRUCTION FORMAT AND EXECUTION THEREOF 审中-公开
简体标题：矢量亲合的指令格式及其运行 VECTOR FRIENDLY INSTRUCTION FORMAT AND EXECUTION THEREOF
公开(公告)号：TW201243715A
公开(公告)日：2012-11-01
申请号：TW100145056
申请日：2011-12-07
申请人：英特爾股份有限公司
发明人：瓦倫泰羅柏 , 聖安德里安耶穌 , 桑斯羅傑 , 凱文羅勃 , 托爾布萊特 , 都蘭山堤雅哥 , 威德梅爾傑佛瑞 , 山姆卓拉沙海 , 吉卡密林德 , 葛羅秋斯基愛德華 , 賀爾強納森 , 布瑞福丹尼斯 , 歐德亞麥德維爾艾蒙斯特阿法 , 雅伯詹姆士 , 查尼馬克 , 艾柏罕西仕 , 賽爾蘇利曼 , 佛西斯安卓 , 吳麗莎 , 楊特查爾斯
IPC分类号： G06F
CPC分类号： G06F9/30181 , G06F9/3001 , G06F9/30014 , G06F9/30018 , G06F9/30032 , G06F9/30036 , G06F9/30047 , G06F9/30145 , G06F9/30149 , G06F9/30185 , G06F9/30192 , G06F9/34
摘要：本文揭露向量親和的指令格式及其執行。根據本發明之一實施例,處理器組態成執行指令集。指令集包括向量親和的指令格式。向量親和的指令格式具有複數欄位,包括基礎運算欄位、修飾符欄位、擴充運算欄位、及資料元件寬度欄位,其中第一指令格式透過在基礎運算欄位、修飾符欄位、阿爾發欄位、貝他欄位、及資料元件寬度欄位中放置不同値來支援基礎運算的不同版本及不同擴充運算,且其中在指令流中在第一指令格式中的指令之每一個出現上,在基礎運算欄位、修飾符欄位、阿爾發欄位、貝他欄位、及資料元件寬度欄位的每一者中僅可放置該些不同値的一個。
简体摘要：本文揭露矢量亲和的指令格式及其运行。根据本发明之一实施例,处理器组态成运行指令集。指令集包括矢量亲和的指令格式。矢量亲和的指令格式具有复数字段,包括基础运算字段、修饰符字段、扩充运算字段、及数据组件宽度字段,其中第一指令格式透过在基础运算字段、修饰符字段、阿尔发字段、贝他字段、及数据组件宽度字段中放置不同値来支持基础运算的不同版本及不同扩充运算,且其中在指令流中在第一指令格式中的指令之每一个出现上,在基础运算字段、修饰符字段、阿尔发字段、贝他字段、及数据组件宽度字段的每一者中仅可放置该些不同値的一个。

54. 发明专利

TW201203111A 增加程式碼平行度之硬體協助執行緒 HARDWARE ASSIST THREAD FOR INCREASING CODE PARALLELISM 审中-公开
简体标题：增加代码平行度之硬件协助线程 HARDWARE ASSIST THREAD FOR INCREASING CODE PARALLELISM
公开(公告)号：TW201203111A
公开(公告)日：2012-01-16
申请号：TW100115992
申请日：2011-05-06
申请人：萬國商業機器公司
发明人：霍爾羅納德P , 列鴻Q , 西維拉保羅E , 辛哈洛巴拉蘭
IPC分类号： G06F
CPC分类号： G06F9/3851 , G06F9/3009 , G06F9/30101 , G06F9/30149 , G06F9/30189
摘要：本發明提供將一工作量自一主執行緒卸載至一協助執行緒之機制。該等機制在該資料處理系統之一處理器之一提取單元中接收一主執行緒之一協助執行緒分支(branch-to-assist-thread)指令。該協助執行緒分支指令通知該處理器之硬體來尋找已產生的(spawned)、待用作一協助執行緒之一閒置執行緒。硬體實施之普遍執行緒控制邏輯決定一或更多條已產生之閒置執行緒是否可用作一協助執行緒。若決定一或更多條已產生的閒置執行緒可用作一協助執行緒，則該硬體實施之普遍執行緒控制邏輯自該一或更多條已產生的閒置執行緒，選擇一閒置執行緒，以進而提供該協助執行緒。另外，該硬體實施之普遍執行緒控制邏輯將該主執行緒之一工作量之一部分卸載至該協助執行緒。
简体摘要：本发明提供将一工作量自一主线程卸载至一协助线程之机制。该等机制在该数据处理系统之一处理器之一提取单元中接收一主线程之一协助线程分支(branch-to-assist-thread)指令。该协助线程分支指令通知该处理器之硬件来寻找已产生的(spawned)、待用作一协助线程之一闲置线程。硬件实施之普遍线程控制逻辑决定一或更多条已产生之闲置线程是否可用作一协助线程。若决定一或更多条已产生的闲置线程可用作一协助线程，则该硬件实施之普遍线程控制逻辑自该一或更多条已产生的闲置线程，选择一闲置线程，以进而提供该协助线程。另外，该硬件实施之普遍线程控制逻辑将该主线程之一工作量之一部分卸载至该协助线程。

55. 发明专利

TW201019217A 指令模式辨識裝置及指令模式辨識方法 INSTRUCTION MODE IDENTIFICATION APPARATUS AND INSTRUCTION MODE IDENTIFICATION METHOD 审中-公开
简体标题：指令模式辨识设备及指令模式辨识方法 INSTRUCTION MODE IDENTIFICATION APPARATUS AND INSTRUCTION MODE IDENTIFICATION METHOD
公开(公告)号：TW201019217A
公开(公告)日：2010-05-16
申请号：TW097144130
申请日：2008-11-14
申请人：瑞昱半導體股份有限公司
发明人：詹勝淵
IPC分类号： G06F
CPC分类号： G06F9/30181 , G06F9/30149 , G06F9/30189
摘要：一種指令模式辨識裝置，包含：一用以儲存一包括複數個位元的指令位址之程式計數器，且其中至少一位元是一冗餘位元；及一依據該冗餘位元以辨識目前指令的指令模式之處理器。因此，處理器可以根據不同的指令模式而將冗餘位元設定為對應的數值，以作為判斷不同指令模式的依據。
简体摘要：一种指令模式辨识设备，包含：一用以存储一包括复数个比特的指令位址之进程计数器，且其中至少一比特是一冗余比特；及一依据该冗余比特以辨识目前指令的指令模式之处理器。因此，处理器可以根据不同的指令模式而将冗余比特设置为对应的数值，以作为判断不同指令模式的依据。

56. 发明专利

TWI319157B 在跨越快取線邊界之指令中處理快取失敗的方法、相關之提取單元及管線處理器 METHOD OF HANDLING A CACHE MISS IN AN INSTRUCTION CROSSING A CACHE LINE BOUNDARY AND FETCH UNIT AND PIPELINED PROCESSOR THEREOF 有权
简体标题：在跨越缓存线边界之指令中处理缓存失败的方法、相关之提取单元及管线处理器 METHOD OF HANDLING A CACHE MISS IN AN INSTRUCTION CROSSING A CACHE LINE BOUNDARY AND FETCH UNIT AND PIPELINED PROCESSOR THEREOF
公开(公告)号：TWI319157B
公开(公告)日：2010-01-01
申请号：TW095117671
申请日：2006-05-18
申请人：高通公司
发明人：布萊恩麥可史坦波 , 傑佛瑞泰德布萊奇 , 羅德尼威尼史密斯 , 湯瑪士安佐薩多立司
IPC分类号： G06F
CPC分类号： G06F9/30149 , G06F9/30047 , G06F9/30181 , G06F9/3802 , G06F9/3814 , G06F9/3816 , G06F9/3875 , G06F12/0875 , G06F12/0886 , G06F2212/655
摘要：一處理器之一提取區包含一指令快取及一用以獲取指令之具有若干級之管線。指令可跨越快取線邊界。該等管線級處理兩個位址以恢復一完整邊界跨越指令。在此處理期間，若該指令之第二片段不在該快取中，則使關於該第一線之提取無效且再循環。在此第一次通過中，該指令之第二部分之位址的處理被處理為一自較高階記憶體向該快取載入指令資料之預取請求，而不將彼資料之任一部分傳遞至該處理器之隨後級。當第一線位址再次通過該等提取級時，第二線位址以正常次序跟隨，且該指令之兩個片段可自快取中提取且以正常方式組合。【創作特點】本文之教示提供對快取失敗的更有效處理，其中一指令跨越一快取線邊界。基本上，對應於指令之第一部分之快取線的位址經再循環至管線之提取部分之頭部，而不將來自快取線的指令之相關第一部分之任一部分降落至管線之隨後級。對應於指令之第二部分之線的位址，即導致快取失敗之位址，被處理為一預取請求。由於存在失敗，因而處理器開始將必需指令資料載入指令快取，但此資料在此通過該等提取級中亦不降落至管線之隨後級。當第一線位址再次通過該等提取級且第二線位址以正常序列跟隨時，指令之所有片段為可得的且可以正常方式提取並組合。
因此，本教示之態樣包含自記憶體提取一指令以在一可程式化處理器中執行之方法，其中指令可跨越一線邊界。此方法之一實例可包含偵測出一待提取之指令跨越指令線之間的一邊界。在提取一含有該邊界跨越指令之一第一片段的第一線之指令數據時，判定該邊界跨越指令之一第二片段是否在快取記憶體中。若不在，則使第一線之指令資料之提取再循環，而不自第一線之資料輸出指令之任一部分。接著，該方法包含預取一第二線之指令資料，該第二線之指令資料包括該指令之所缺片段。再循環第一線之提取後，接著處理需要提取第一線之指令資料及提取第二線之指令資料。來自所提取之第一線及第二線之指令資料經組合以輸出該邊界跨越指令。
若存在任何在關於該第一線之第二提取之前開始的隨後提取，即若在再循環提取與預取第二線之間存在任何其他進行中之提取操作，則將任何此插入提取處理沖洗出提取管線。當再循環關於第一線之提取時，使自初始通過期間之提取中所得之資料無效，以使得沒有資料落到提取區之外。
本教示之其他態樣包含提取區或系統，用以提取用於經由一可程式化處理器(諸如管線處理器)處理之指令。在一實例中，此提取區包含一指令快取及用以依次處理位址之至少一處理級。對於每一位址而言，該處理對應於每一個別位址識別可含有一指令或其一部分的該指令快取中之一線之記憶體。該處理亦自所識別之線中讀取資料。構件經提供以用於在一指令跨越線之間的一邊界且對應於彼指令之第二位址的該快取之一線初始未含有該邊界跨越指令之一片段的情況下，使一關於一第一位址之提取再循環至該第一指令快取處理級且將一關於第二位址之提取轉換為一預取以使得能自較高階記憶體資源向該指令快取載入一線之指令資料。
本教示之其他態樣包含可程式化處理器，特定言之，管線處理器，其併入此提取區。
其他目的、優點及新穎特徵將部分在隨後描述中闡述，且部分將在熟習此項技術者於檢查下文及伴隨圖式後變得顯而易見或可由實例之生產或操作而學習得到。本教示之目的及優點可由實踐或使用在附加之專利申請範圍中經特別指出之方法、器具及組合來實現並達到。
简体摘要：一处理器之一提取区包含一指令缓存及一用以获取指令之具有若干级之管线。指令可跨越缓存线边界。该等管线级处理两个位址以恢复一完整边界跨越指令。在此处理期间，若该指令之第二片段不在该缓存中，则使关于该第一线之提取无效且再循环。在此第一次通过中，该指令之第二部分之位址的处理被处理为一自较高级内存向该缓存加载指令数据之预取请求，而不将彼数据之任一部分传递至该处理器之随后级。当第一线位址再次通过该等提取级时，第二线位址以正常次序跟随，且该指令之两个片段可自缓存中提取且以正常方式组合。【创作特点】本文之教示提供对缓存失败的更有效处理，其中一指令跨越一缓存线边界。基本上，对应于指令之第一部分之缓存线的位址经再循环至管线之提取部分之头部，而不将来自缓存线的指令之相关第一部分之任一部分降落至管线之随后级。对应于指令之第二部分之线的位址，即导致缓存失败之位址，被处理为一预取请求。由于存在失败，因而处理器开始将必需指令数据加载指令缓存，但此数据在此通过该等提取级中亦不降落至管线之随后级。当第一线位址再次通过该等提取级且第二线位址以正常串行跟随时，指令之所有片段为可得的且可以正常方式提取并组合。因此，本教示之态样包含自内存提取一指令以在一可进程化处理器中运行之方法，其中指令可跨越一线边界。此方法之一实例可包含侦测出一待提取之指令跨越指令线之间的一边界。在提取一含有该边界跨越指令之一第一片段的第一线之指令数据时，判定该边界跨越指令之一第二片段是否在高速缓存中。若不在，则使第一线之指令数据之提取再循环，而不自第一线之数据输出指令之任一部分。接着，该方法包含预取一第二线之指令数据，该第二线之指令数据报括该指令之所缺片段。再循环第一线之提取后，接着处理需要提取第一线之指令数据及提取第二线之指令数据。来自所提取之第一线及第二线之指令数据经组合以输出该边界跨越指令。若存在任何在关于该第一线之第二提取之前开始的随后提取，即若在再循环提取与预取第二线之间存在任何其他进行中之提取操作，则将任何此插入提取处理冲洗出提取管线。当再循环关于第一线之提取时，使自初始通过期间之提取中所得之数据无效，以使得没有数据落到提取区之外。本教示之其他态样包含提取区或系统，用以提取用于经由一可进程化处理器(诸如管线处理器)处理之指令。在一实例中，此提取区包含一指令缓存及用以依次处理位址之至少一处理级。对于每一位址而言，该处理对应于每一个别位址识别可含有一指令或其一部分的该指令缓存中之一线之内存。该处理亦自所识别之线中读取数据。构件经提供以用于在一指令跨越线之间的一边界且对应于彼指令之第二位址的该缓存之一线初始未含有该边界跨越指令之一片段的情况下，使一关于一第一位址之提取再循环至该第一指令缓存处理级且将一关于第二位址之提取转换为一预取以使得能自较高级内存资源向该指令缓存加载一线之指令数据。本教示之其他态样包含可进程化处理器，特定言之，管线处理器，其并入此提取区。其他目的、优点及新颖特征将部分在随后描述中阐述，且部分将在熟习此项技术者于检查下文及伴随图式后变得显而易见或可由实例之生产或操作而学习得到。本教示之目的及优点可由实践或使用在附加之专利申请范围中经特别指出之方法、器具及组合来实现并达到。

57. 发明专利

TW200907795A 立即且置換之擷取與解碼機制 IMMEDIATE AND DISPLACEMENT EXTRACTION AND DECODE MECHANISM 审中-公开
简体标题：立即且置换之截取与译码机制 IMMEDIATE AND DISPLACEMENT EXTRACTION AND DECODE MECHANISM
公开(公告)号：TW200907795A
公开(公告)日：2009-02-16
申请号：TW097123298
申请日：2008-06-23
申请人：高級微裝置公司 ADVANCED MICRO DEVICES, INC.
发明人：李西恩 LIE, SEAN
IPC分类号： G06F
CPC分类号： G06F9/30149 , G06F9/3016 , G06F9/30167 , G06F9/3814 , G06F9/382
摘要：本發明係一種用於獲取並處理指令及嵌入在該指令內之對應常數之擷取與解碼機制。該擷取與解碼機制可被包含於在處理單元內,並可包括指令解碼單元與至少一個常數引導網路。在運作期間,指令解碼單元可獲得並解碼將被處理單元執行之指令。對於各指令,指令解碼單元也可決定嵌入在該指令內之一個或多個常數之位置。常數引導網路可從指令解碼單元接收位置資訊。當指令解碼單元解碼指令時,常數引導網路可基於位置資訊而獲得嵌入在該指令內之常數並儲存該常數。嵌入在該指令內之常數可以是立即或置換(imm/disp)常數。
简体摘要：本发明系一种用于获取并处理指令及嵌入在该指令内之对应常数之截取与译码机制。该截取与译码机制可被包含于在处理单元内,并可包括指令译码单元与至少一个常数引导网络。在运作期间,指令译码单元可获得并译码将被处理单元运行之指令。对于各指令,指令译码单元也可决定嵌入在该指令内之一个或多个常数之位置。常数引导网络可从指令译码单元接收位置信息。当指令译码单元译码指令时,常数引导网络可基于位置信息而获得嵌入在该指令内之常数并存储该常数。嵌入在该指令内之常数可以是立即或置换(imm/disp)常数。

58. 发明专利

TW200818007A 在可變長度指令集中與分支指令之最後粒度相關之快取分支資訊 ASSOCIATE CACHED BRANCH INFORMATION WITH THE LAST GRANULARITY OF BRANCH INSTRUCTION VARIABLE LENGTH INSTRUCTION SET 审中-公开
简体标题：在可变长度指令集中与分支指令之最后粒度相关之缓存分支信息 ASSOCIATE CACHED BRANCH INFORMATION WITH THE LAST GRANULARITY OF BRANCH INSTRUCTION VARIABLE LENGTH INSTRUCTION SET
公开(公告)号：TW200818007A
公开(公告)日：2008-04-16
申请号：TW096129418
申请日：2007-08-09
申请人：高通公司 QUALCOMM INCORPORATED
发明人：布萊恩麥可史坦波 STEMPEL, BRIAN MICHAEL , 羅德尼威尼史密斯 SMITH, RODNEY WAYNE
IPC分类号： G06F
CPC分类号： G06F9/30149 , G06F9/3806 , G06F9/3848
摘要：在每一指令之長度係一最小指令長度粒度之一倍數的一可變長度指令集中,一已採取分支指令之最後粒度(意即,末端)的一指示儲存於一分支目標位址快取記憶體(BTAC)中。若一稍後命中於該BTAC中之分支指令經預測被採取,則先前所提取之指令越過所指示之該分支指令末端立即自管線開端清除。此技術藉由避免將該分支指令之長度儲存於該BTAC中之需要而節省BTAC空間,並藉由消除計算自何處開始清除之必要性(基於該分支指令之長度)而改良效能。
简体摘要：在每一指令之长度系一最小指令长度粒度之一倍数的一可变长度指令集中,一已采取分支指令之最后粒度(意即,末端)的一指示存储于一分支目标位址高速缓存(BTAC)中。若一稍后命中于该BTAC中之分支指令经预测被采取,则先前所提取之指令越过所指示之该分支指令末端立即自管线开端清除。此技术借由避免将该分支指令之长度存储于该BTAC中之需要而节省BTAC空间,并借由消除计算自何处开始清除之必要性(基于该分支指令之长度)而改良性能。

59. 发明专利

TW200629144A 於指令中指定立即値之系統及方法 SYSTEM AND METHOD FOR SPECIFYING AN IMMEDIATE VALUE IN AN INSTRUCTION 失效
简体标题：于指令中指定立即値之系统及方法 SYSTEM AND METHOD FOR SPECIFYING AN IMMEDIATE VALUE IN AN INSTRUCTION
公开(公告)号：TW200629144A
公开(公告)日：2006-08-16
申请号：TW094129683
申请日：2005-08-30
申请人：飛思卡爾半導體公司 FREESCALE SEMICONDUCTOR, INC.
发明人：威廉C 摩爾 MOYER, WILLIAM C.
IPC分类号： G06F
CPC分类号： G06F9/30149 , G06F9/30032 , G06F9/30167
摘要：本發明揭示一種使用形成一立即值(67)的一資料處理器指令(60)之資料處理系統(10)。該資料處理指令使用一第一欄作(67)作為該立即值之一部分。該資料處理指令之一第二欄(66)決定該立即值內的該立即值之該部分的一位置定位。使用該資料處理指令之一第三欄(65)中的一位元值以決定該立即值之一其餘部分。
简体摘要：本发明揭示一种使用形成一立即值(67)的一数据处理器指令(60)之数据处理系统(10)。该数据处理指令使用一第一栏作(67)作为该立即值之一部分。该数据处理指令之一第二栏(66)决定该立即值内的该立即值之该部分的一位置定位。使用该数据处理指令之一第三栏(65)中的一比特值以决定该立即值之一其余部分。

60. 发明专利

TWI242159B 在多重指令集系統中處理資料的方法和設備及用以控制該設備之電腦可讀記錄媒體 APPARATUS AND METHOD FOR PROCESSING DATA IN MULTIPLE INSTRUCTION SET SYSTEM AND COMPUTER READABLE RECORDING MEDIUM FOR CONTROLLING THE APPARATUS 有权
简体标题：在多重指令集系统中处理数据的方法和设备及用以控制该设备之电脑可读记录媒体 APPARATUS AND METHOD FOR PROCESSING DATA IN MULTIPLE INSTRUCTION SET SYSTEM AND COMPUTER READABLE RECORDING MEDIUM FOR CONTROLLING THE APPARATUS
公开(公告)号：TWI242159B
公开(公告)日：2005-10-21
申请号：TW091109945
申请日：2002-05-13
申请人： ARM股份有限公司 ADVANCED RISC MACHINES LIMITED
发明人：安得魯克里斯朶夫羅斯 ANDREW CHRISTOPHER ROSE , 愛德華寇斯倪維爾 NEVILL, EDWARD COLLES
IPC分类号： G06F
CPC分类号： G06F9/3802 , G06F9/30149 , G06F9/30174 , G06F9/3816 , G06F9/3861 , G06F9/45504
摘要：一第一指令集的一程式指令的未經處理的運算，如一Java位元組碼(bytecode)，被偵測到。來自於一第二指令集，如ARM指令，的一或多個指令被用來模擬(emulate)遭遇到該未經處理的運算之指令，而不是呼叫用來直接處理該未經處理的運算之機構。如果該第二指令集的這些指令亦遭遇到該未經處理的運算的話，則在該第二指令集內用來處理未經處理的運算之機構將被呼叫來修復該運算。此方法非常適合處理可變長度指令之未經處理的運算，該可變長度指令被一具有固定長度指令集本質的處理器核心中斷。詳言之，預取中止(prefetch abort)及未經處理的浮點運算可很方便地用此方式來加以處理。
简体摘要：一第一指令集的一进程指令的未经处理的运算，如一Java字节码(bytecode)，被侦测到。来自于一第二指令集，如ARM指令，的一或多个指令被用来仿真(emulate)遭遇到该未经处理的运算之指令，而不是调用用来直接处理该未经处理的运算之机构。如果该第二指令集的这些指令亦遭遇到该未经处理的运算的话，则在该第二指令集内用来处理未经处理的运算之机构将被调用来修复该运算。此方法非常适合处理可变长度指令之未经处理的运算，该可变长度指令被一具有固定长度指令集本质的处理器内核中断。详言之，预取中止(prefetch abort)及未经处理的浮点运算可很方便地用此方式来加以处理。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式