专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

51. 发明专利

TW200701237A 非揮發半導體記憶裝置參考方法 REFERENCE SCHEME FOR A NON-VOLATILE SEMICONDUCTOR MEMORY DEVICE 失效
简体标题：非挥发半导体记忆设备参考方法 REFERENCE SCHEME FOR A NON-VOLATILE SEMICONDUCTOR MEMORY DEVICE
公开(公告)号：TW200701237A
公开(公告)日：2007-01-01
申请号：TW095117044
申请日：2006-05-12
申请人：奇夢達股份有限公司 QIMONDA AG , 奇夢達快閃資合有限公司 QIMONDA FLASH GMBH & CO. KG
发明人：馬克.瑞黛麗 MARCO REDAELLI , 路卡.安伯洛吉 LUCA DE AMBROGGI
IPC分类号： G11C
CPC分类号： G11C16/28 , G11C11/5642 , G11C16/3418 , G11C16/3431 , G11C16/3436 , G11C16/349 , G11C2211/5634
摘要：提供一種包括記憶區和電路區的非揮發半導體記憶裝置。記憶區包括多個記憶單元和一組陣列參考單元,其中該組陣列參考單元可編程為具有對應於記憶單元的已擦除或者已編程狀態的閾値電壓。在電路區中,提供附加的主參考單元,其被配置為也具有對應於記憶單元的已擦除或者已編程狀態的閾値電壓。主參考單元被用於所述陣列參考單元的設定,並且所述陣列參考單元被提供作為讀或者寫所述記憶單元的狀態的參考。也提供一種用於將非揮發半導體記憶裝置中的陣列參考單元設定為預定的閾値電壓的方法。
简体摘要：提供一种包括记忆区和电路区的非挥发半导体记忆设备。记忆区包括多个记忆单元和一组数组参考单元,其中该组数组参考单元可编程为具有对应于记忆单元的已擦除或者已编程状态的阈値电压。在电路区中,提供附加的主参考单元,其被配置为也具有对应于记忆单元的已擦除或者已编程状态的阈値电压。主参考单元被用于所述数组参考单元的设置,并且所述数组参考单元被提供作为读或者写所述记忆单元的状态的参考。也提供一种用于将非挥发半导体记忆设备中的数组参考单元设置为预定的阈値电压的方法。

52. 发明专利

TWI310557B 規劃多位元電荷補捉記憶胞元陣列方法及其裝置 METHOD AND DEVICE FOR PROGRAMMING MULTI-BIT CHARGE-TRAPPING MEMORY CELL ARRAYS 失效
简体标题：规划多比特电荷补捉记忆胞元数组方法及其设备 METHOD AND DEVICE FOR PROGRAMMING MULTI-BIT CHARGE-TRAPPING MEMORY CELL ARRAYS
公开(公告)号：TWI310557B
公开(公告)日：2009-06-01
申请号：TW095116791
申请日：2006-05-11
申请人：奇夢達股份有限公司 QIMONDA AG
发明人：托馬士‧勒爾 THOMAS ROEHR , 喬瑟夫‧威勒 JOSEF WILLER
IPC分类号： G11C
CPC分类号： G11C16/12
摘要：規劃電壓被施加到源極和漏極,以便在記憶胞元的溝道的一端處產生熱空穴注入。通過將中間抑制電壓施加到鄰近的位元線來避免不期望的對相鄰記憶胞元的規劃。這通過將所有位元線預充電到抑制電壓來完成,即或者通過接連地將抑制電壓單獨施加到每條位元線、或者通過將較高和較低規劃電壓都施加到一半位元線並然後短路所有位元線以產生中間電壓來完成。
简体摘要：规划电压被施加到源极和漏极,以便在记忆胞元的沟道的一端处产生热空穴注入。通过将中间抑制电压施加到邻近的比特线来避免不期望的对相邻记忆胞元的规划。这通过将所有比特线预充电到抑制电压来完成,即或者通过接连地将抑制电压单独施加到每条比特线、或者通过将较高和较低规划电压都施加到一半比特线并然后短路所有比特线以产生中间电压来完成。

53. 发明专利

TW200847425A 電晶體、積體電路及積體電路形成方法 TRANSISTOR, INTEGRATED CIRCUIT AND METHOD OF FORMING AN INTEGRATED CIRCUIT 审中-公开
简体标题：晶体管、集成电路及集成电路形成方法 TRANSISTOR, INTEGRATED CIRCUIT AND METHOD OF FORMING AN INTEGRATED CIRCUIT
公开(公告)号：TW200847425A
公开(公告)日：2008-12-01
申请号：TW097110887
申请日：2008-03-26
申请人：奇夢達股份有限公司 QIMONDA AG
发明人：安德魯格拉罕 ANDREW GRAHAM , 潔希卡哈特維希 JESSICA HARTWICH , 阿恩德朔爾茨 ARND SCHOLZ
IPC分类号： H01L
CPC分类号： H01L29/66621 , H01L27/10876 , H01L27/10891 , H01L29/4236 , H01L29/49
摘要：電晶體、積體電路及積體電路形成方法。一實施例包含一閘極。該閘極係安置於一半導體基板中所形成的一閘極凹槽中,且包含一傳導碳物質。
简体摘要：晶体管、集成电路及集成电路形成方法。一实施例包含一闸极。该闸极系安置于一半导体基板中所形成的一闸极凹槽中,且包含一传导碳物质。

54. 发明专利

TW200830462A 具通孔積體電路製造方法 METHOD FOR MAKING AN INTEGRATED CIRCUIT HAVING A VIA HOLE 审中-公开
简体标题：具通孔集成电路制造方法 METHOD FOR MAKING AN INTEGRATED CIRCUIT HAVING A VIA HOLE
公开(公告)号：TW200830462A
公开(公告)日：2008-07-16
申请号：TW096144866
申请日：2007-11-26
申请人：奇夢達股份有限公司 QIMONDA AG
发明人：哈利赫德雷爾 HARRY HEDLER , 法蘭茨克羅伊沛爾 FRANZ KREUPL , 羅蘭德伊爾席格勒爾 ROLAND IRSIGLER
IPC分类号： H01L
CPC分类号： H01L21/76898 , H01L21/76885 , H01L25/0657 , H01L25/50 , H01L2221/1094 , H01L2225/06513 , H01L2225/06541 , H01L2924/0002 , H01L2924/00
摘要：揭示一種積體電路及積體電路製造方法。一實施例中,導電物質至少一接點係形成於一基板上。一層安置於該基板上至該接點一預定高度。藉由該接點提供一導電通孔於該層中。
简体摘要：揭示一种集成电路及集成电路制造方法。一实施例中,导电物质至少一接点系形成于一基板上。一层安置于该基板上至该接点一预定高度。借由该接点提供一导电通孔于该层中。

55. 发明专利

TW200816893A 電路板裝置及製造電路板裝置方法 CIRCUIT BOARD ARRANGEMENT AND METHOD FOR PRODUCING A CIRCUIT BOARD ARRANGEMENT 审中-公开
简体标题：电路板设备及制造电路板设备方法 CIRCUIT BOARD ARRANGEMENT AND METHOD FOR PRODUCING A CIRCUIT BOARD ARRANGEMENT
公开(公告)号：TW200816893A
公开(公告)日：2008-04-01
申请号：TW096133566
申请日：2007-09-07
申请人：奇夢達股份有限公司 QIMONDA AG
发明人：斯特凡德布里茨 STEPHAN DOBRITZ , 哈利赫德雷爾 HARRY HEDLER
IPC分类号： H05K
CPC分类号： H05K1/181 , G11C5/04 , H01L2224/16225 , H01L2224/16235 , H01L2924/00011 , H01L2924/00014 , H01L2924/01087 , H01L2924/15311 , H05K2201/097 , H05K2201/10159 , H05K2201/10515 , H05K2201/10674 , H05K2203/1572 , Y02P70/611 , H01L2224/0401
摘要：一種電路板裝置具有一電路板以及數個藉由接觸元件而導電地耦接至該電路板的模元件,其中,該模元件被配置為在該電路板上側向地彼此部分重疊,以及相應的模元件的該接觸元件被配置為彼此接連。
简体摘要：一种电路板设备具有一电路板以及数个借由接触组件而导电地耦接至该电路板的模组件,其中,该模组件被配置为在该电路板上侧向地彼此部分重叠,以及相应的模组件的该接触组件被配置为彼此接连。

56. 发明专利

TW200814318A 電晶體及記憶胞元陣列 TRANSISTOR AND MEMORY CELL ARRAY 审中-公开
简体标题：晶体管及记忆胞元数组 TRANSISTOR AND MEMORY CELL ARRAY
公开(公告)号：TW200814318A
公开(公告)日：2008-03-16
申请号：TW096130793
申请日：2007-08-20
申请人：奇夢達股份有限公司 QIMONDA AG
发明人：提爾施勒塞爾 TILL SCHLOESSER
IPC分类号： H01L
CPC分类号： H01L27/10891 , H01L27/10823 , H01L27/10876 , H01L27/11507
摘要：一形成在一具有一頂部表面之半導體基板之中的電晶體係包括,第一以及第二源極/汲極區域,一連接該第一以及第二源極/汲極區域的通道,一用以控制在該通道中流動之一電流的閘極電極,其中,該閘極電極係設置於一閘極溝槽其定義於該半導體基板之該頂部表面之中的一下部溝槽部分之中,且該溝槽的上部溝槽部分乃會被填以一絕緣材質,再者,該通道係會包括一山脊狀的一類鰭狀部分,且該山脊係具有一頂側以及二側向側邊,而其剖面則是會垂直於一連接該第一以及第二源極/汲極區域的線所定義的一方向,此外,該閘極電極乃會包圍該通道的該頂側以及該二側向側邊。
简体摘要：一形成在一具有一顶部表面之半导体基板之中的晶体管系包括,第一以及第二源极/汲极区域,一连接该第一以及第二源极/汲极区域的信道,一用以控制在该信道中流动之一电流的闸极电极,其中,该闸极电极系设置于一闸极沟槽其定义于该半导体基板之该顶部表面之中的一下部沟槽部分之中,且该沟槽的上部沟槽部分乃会被填以一绝缘材质,再者,该信道系会包括一山嵴状的一类鳍状部分,且该山嵴系具有一顶侧以及二侧向侧边,而其剖面则是会垂直于一连接该第一以及第二源极/汲极区域的线所定义的一方向,此外,该闸极电极乃会包围该信道的该顶侧以及该二侧向侧边。

57. 发明专利

TW200809430A 流體及其形成方法 FLUIDS AND METHOD OF FORMING THEREOF 审中-公开
简体标题：流体及其形成方法 FLUIDS AND METHOD OF FORMING THEREOF
公开(公告)号：TW200809430A
公开(公告)日：2008-02-16
申请号：TW096128925
申请日：2007-08-06
申请人：奇夢達股份有限公司 QIMONDA AG
发明人：席爾格弗瑞德‧許瓦徹 SIEGFRIED SCHWARZL , 史蒂芬伍恩 STEFAN WURM
IPC分类号： G03F
CPC分类号： G03F7/2041
摘要：本發明揭示用於濕浸式微影系統中之流體及其形成方法。依據一較佳實施例,一種用於濕浸式微影術的流體包含一液體及設置於該液體中的複數個第一原子。該複數個第一原子包括至少一組複數個第一原子,該複數個第一原子經排列成富勒烯(fullerene)之形狀,該富勒烯具有一內部空間。至少一第二原子設置在排列成富勒烯之形狀的該至少一組複數個第一原子的內部。
简体摘要：本发明揭示用于湿浸式微影系统中之流体及其形成方法。依据一较佳实施例,一种用于湿浸式微影术的流体包含一液体及设置于该液体中的复数个第一原子。该复数个第一原子包括至少一组复数个第一原子,该复数个第一原子经排列成富勒烯(fullerene)之形状,该富勒烯具有一内部空间。至少一第二原子设置在排列成富勒烯之形状的该至少一组复数个第一原子的内部。

58. 发明专利

TW200807574A 形成積體電路方法 METHOD OF FORMING AN INTEGRATED CIRCUIT 审中-公开
简体标题：形成集成电路方法 METHOD OF FORMING AN INTEGRATED CIRCUIT
公开(公告)号：TW200807574A
公开(公告)日：2008-02-01
申请号：TW096121607
申请日：2007-06-14
申请人：奇夢達股份有限公司 QIMONDA AG
发明人：托比雅思蒙諾 TOBIAS MONO , 法蘭克雅庫鮑斯基 FRANK JAKUBOWSKI , 赫爾曼薩克舍 HERMANN SACHSE , 拉斯福爾克爾 LARS VOELKEL , 克勞斯迪特爾莫爾哈德 KLAUS-DIETER MORHARD , 迪特馬亨克 DIETMAR HENKE
IPC分类号： H01L
CPC分类号： H01L21/823412 , H01L21/26586 , H01L29/1045
摘要：一種形成一積體電路的方法包括:於一半導體基板表面上界定多個突出部分,所述突出部分具有一最小高度;於所述基板表面上方提供一圖樣層;從頂定基板部分移除部分所述圖樣層;執行一離子植入程序,使所述離子相對於所述基板表面的一角度小於90度,其中所述離子是由所述圖樣層與所述突出部分所終止,從而所述預定基板部分是以所述離子所摻雜;以及移除所述圖樣層。
简体摘要：一种形成一集成电路的方法包括:于一半导体基板表面上界定多个突出部分,所述突出部分具有一最小高度;于所述基板表面上方提供一图样层;从顶定基板部分移除部分所述图样层;运行一离子植入进程,使所述离子相对于所述基板表面的一角度小于90度,其中所述离子是由所述图样层与所述突出部分所终止,从而所述预定基板部分是以所述离子所掺杂;以及移除所述图样层。

59. 发明专利

TW200805577A 電晶體、記憶胞元陣列及其製法 A TRANSISTOR AND MEMORY CELL ARRAY AND METHODS OF MAKING THE SAME 审中-公开
简体标题：晶体管、记忆胞元数组及其制法 A TRANSISTOR AND MEMORY CELL ARRAY AND METHODS OF MAKING THE SAME
公开(公告)号：TW200805577A
公开(公告)日：2008-01-16
申请号：TW096124215
申请日：2007-07-03
申请人：奇夢達股份有限公司 QIMONDA AG
发明人：吳東平 DONGPING WU
IPC分类号： H01L
CPC分类号： H01L29/66621 , H01L27/10876 , H01L27/10879 , H01L29/4236 , H01L29/66795 , H01L29/7851
摘要：本發明公開了一種形成電晶體的方法,該方法包括:通過限定絕緣溝槽而限定主動區,該絕緣溝槽鄰近該主動區;以及在限定該絕緣溝槽之後形成柵電極。該柵電極通過以下步驟形成:相對於填充該絕緣溝槽的絕緣材料在該主動區中選擇性地蝕刻柵槽;在鄰近溝道的部分處蝕刻填充該絕緣溝槽的絕緣材料,從而使該溝道的一部分未被覆蓋,所述未被覆蓋的部分具有帶有頂側和兩橫側的脊形;在該頂側和該橫側上設置柵極絕緣材料;以及在該柵極絕緣層上設置導電材料,從而使該柵電極沿該溝道的該頂側和該兩個橫側設置。
简体摘要：本发明公开了一种形成晶体管的方法,该方法包括:通过限定绝缘沟槽而限定主动区,该绝缘沟槽邻近该主动区;以及在限定该绝缘沟槽之后形成栅电极。该栅电极通过以下步骤形成:相对于填充该绝缘沟槽的绝缘材料在该主动区中选择性地蚀刻栅槽;在邻近沟道的部分处蚀刻填充该绝缘沟槽的绝缘材料,从而使该沟道的一部分未被覆盖,所述未被覆盖的部分具有带有顶侧和两横侧的嵴形;在该顶侧和该横侧上设置栅极绝缘材料;以及在该栅极绝缘层上设置导电材料,从而使该栅电极沿该沟道的该顶侧和该两个横侧设置。

60. 发明专利

TW200739884A 具自行對準嵌壁式閘極MOS電晶體之半導體記憶胞元陣列及其製造方法 SEMICONDUCTOR MEMORY CELL ARRAY HAVING SELF-ALIGNED RECESSED GATE MOS TRANSISTORS AND METHOD FOR FORMING THE SAME 审中-公开
简体标题：具自行对准嵌壁式闸极MOS晶体管之半导体记忆胞元数组及其制造方法 SEMICONDUCTOR MEMORY CELL ARRAY HAVING SELF-ALIGNED RECESSED GATE MOS TRANSISTORS AND METHOD FOR FORMING THE SAME
公开(公告)号：TW200739884A
公开(公告)日：2007-10-16
申请号：TW095128773
申请日：2006-08-04
申请人：奇夢達股份有限公司 QIMONDA AG
发明人：格哈德.恩德爾斯 GERHARD ENDERS , 馬爾克.史特拉塞爾 MARC STRASSER , 彼得.弗吉特 PETER VOIGT , 貝橘恩.費雪爾 BJOERN FISCHER
IPC分类号： H01L
CPC分类号： H01L27/10876 , H01L27/10861
摘要：在一種包含記憶胞元陣列的半導體記憶體中,各記憶胞元包括一溝渠式電容器,該溝渠式電容器包含一內部電極、一外部電極以及位於該內部電極與該外部電極之間的介電層,以及一選擇電晶體,該選擇電晶體包括一第一源極/汲極區域、一第二源極/汲極區域以及設置在該第一源極/汲極區域與該第二源極/汲極區域之間一凹槽中的通道區域,各記憶胞元的溝渠式電容器與選擇電晶體是以並列的方式配置,該選擇電晶體的第一源極/汲極區域與該溝渠式電容器的內部電極電連接,形成該選擇電晶體通道區域的凹槽是以自行對準的方式位於該記憶胞元的溝渠式電容器與一鄰近記憶胞元的溝渠式電容器之間。
简体摘要：在一种包含记忆胞元数组的半导体内存中,各记忆胞元包括一沟渠式电容器,该沟渠式电容器包含一内部电极、一外部电极以及位于该内部电极与该外部电极之间的介电层,以及一选择晶体管,该选择晶体管包括一第一源极/汲极区域、一第二源极/汲极区域以及设置在该第一源极/汲极区域与该第二源极/汲极区域之间一凹槽中的信道区域,各记忆胞元的沟渠式电容器与选择晶体管是以并列的方式配置,该选择晶体管的第一源极/汲极区域与该沟渠式电容器的内部电极电连接,形成该选择晶体管信道区域的凹槽是以自行对准的方式位于该记忆胞元的沟渠式电容器与一邻近记忆胞元的沟渠式电容器之间。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式