专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

51. 发明专利

TW200725799A 絕緣層上覆矽基材之製造方法 METHOD FOR FABRICATING AN SOI/SON SUBSTRATE 失效
简体标题：绝缘层上覆硅基材之制造方法 METHOD FOR FABRICATING AN SOI/SON SUBSTRATE
公开(公告)号：TW200725799A
公开(公告)日：2007-07-01
申请号：TW094145353
申请日：2005-12-20
申请人：茂德科技股份有限公司 PROMOS TECHNOLOGIES INC.
发明人：吳孝哲 WU, HSIAOCHE
IPC分类号： H01L
摘要：一種絕緣層上覆矽基材之製造方法,至少包含:在基材上施以陽極處理以產生一多孔矽層、形成一磊晶矽層於多孔矽層上、形成複數孔洞、形成複數絕緣墊於孔洞之側壁用以支撐磊晶矽層、形成一溝渠以暴露出多孔矽層、選擇性蝕刻多孔矽層以形成一通道、以及以一介電材料填滿溝渠,並留下通道。
简体摘要：一种绝缘层上覆硅基材之制造方法,至少包含:在基材上施以阳极处理以产生一多孔硅层、形成一磊晶硅层于多孔硅层上、形成复数孔洞、形成复数绝缘垫于孔洞之侧壁用以支撑磊晶硅层、形成一沟渠以暴露出多孔硅层、选择性蚀刻多孔硅层以形成一信道、以及以一介电材料填满沟渠,并留下信道。

52. 发明专利

TW200719392A 閘極結構及其製造方法 GATE STRUCTURE AND FABRICATING METHOD THEREOF 失效
简体标题：闸极结构及其制造方法 GATE STRUCTURE AND FABRICATING METHOD THEREOF
公开(公告)号：TW200719392A
公开(公告)日：2007-05-16
申请号：TW094139231
申请日：2005-11-09
申请人：茂德科技股份有限公司 PROMOS TECHNOLOGIES INC.
发明人：賴素貞 LAI, SU-CHEN
IPC分类号： H01L
CPC分类号： H01L29/42376 , H01L21/28061 , H01L21/28114 , H01L29/6656 , H01L29/66583
摘要：一種閘極結構包括基底、閘介電層、第一導體層、第二導體層、頂蓋層、以及第一絕緣間隙壁。其中,閘介電層設置於基底上。第一導體層設置於閘介電層上,且具有一開口。第二導體層部份設置於第一導體層之開口中,且其包含一個凸出部,凸出部突出於第一導體層之開口,而凸出部的寬度小於位在開口內的第二導體層寬度。凸出部上方設置有頂蓋層。另外,第一絕緣間隙壁設置於部分第一導體層上及凸出部兩側的側壁上。本發明之第二導體層包括一個凸出部,因此降低了閘極結構阻値,以提高元件的效能。
简体摘要：一种闸极结构包括基底、闸介电层、第一导体层、第二导体层、顶盖层、以及第一绝缘间隙壁。其中,闸介电层设置于基底上。第一导体层设置于闸介电层上,且具有一开口。第二导体层部份设置于第一导体层之开口中,且其包含一个凸出部,凸出部突出于第一导体层之开口,而凸出部的宽度小于位在开口内的第二导体层宽度。凸出部上方设置有顶盖层。另外,第一绝缘间隙壁设置于部分第一导体层上及凸出部两侧的侧壁上。本发明之第二导体层包括一个凸出部,因此降低了闸极结构阻値,以提高组件的性能。

53. 发明专利

TWI280625B 接觸窗以及雙重金屬鑲嵌製程 PROCESSES OF MANUFACTURING CONTACT AND DUAL DAMASCENE 失效
简体标题：接触窗以及双重金属镶嵌制程 PROCESSES OF MANUFACTURING CONTACT AND DUAL DAMASCENE
公开(公告)号：TWI280625B
公开(公告)日：2007-05-01
申请号：TW093130722
申请日：2004-10-11
申请人：茂德科技股份有限公司 PROMOS TECHNOLOGIES INC.
发明人：倪百柔 NI, BAI ROU , 陳世芳 CHEN, JASON
IPC分类号： H01L
摘要：一種接觸窗製程，其係先於矽層上形成一介電層，且此介電層具有一開口暴露出部分矽層。然後，對該介電層表面或裸露之矽層表面進行一處理步驟，而使這個介電層表面與裸露之矽層表面對後續進行的沈積製程具有不同的選擇性。之後，進行第一選擇性沈積製程，以在介電層表面上形成一阻障層。接著，進行第二選擇性沈積製程，以於裸露之矽層上形成第一金屬鎢層，再於第一金屬鎢層及阻障層上形成第二金屬鎢層。
简体摘要：一种接触窗制程，其系先于硅层上形成一介电层，且此介电层具有一开口暴露出部分硅层。然后，对该介电层表面或裸露之硅层表面进行一处理步骤，而使这个介电层表面与裸露之硅层表面对后续进行的沉积制程具有不同的选择性。之后，进行第一选择性沉积制程，以在介电层表面上形成一阻障层。接着，进行第二选择性沉积制程，以于裸露之硅层上形成第一金属钨层，再于第一金属钨层及阻障层上形成第二金属钨层。

54. 发明专利

TW200715047A 頻域式光罩及其製備方法與其曝光系統 MASK AT FREQUENCY DOMAIN AND METHOD FOR PREPARING THE SAME AND EXPOSING SYSTEM USING THE SAME 审中-公开
简体标题：频域式光罩及其制备方法与其曝光系统 MASK AT FREQUENCY DOMAIN AND METHOD FOR PREPARING THE SAME AND EXPOSING SYSTEM USING THE SAME
公开(公告)号：TW200715047A
公开(公告)日：2007-04-16
申请号：TW094134768
申请日：2005-10-05
申请人：茂德科技股份有限公司 PROMOS TECHNOLOGIES INC.
发明人：林俊羽 LIN, CHUN YU
IPC分类号： G03F , H01L
摘要：一種頻域式光罩,其包含複數個設置於該頻域式光罩之一第一表面上的振幅圖案、以及複數個設置於該頻域式光罩之一第二表面上的相位圖案。該複數個振幅圖案可具有相異之縱向厚度,以改變一曝光光束的振幅。同理,該複數個相移圖案亦可具有相異之縱向厚度,以改變該曝光光束之相位。較佳地,該振幅圖案係由一無機材料(例如矽化鉬)構成,而該相位圖案係由透光性材料(例如石英)構成。該振幅圖案與該相位圖案係一佈局圖之傅立葉轉換,且兩者之數量及位置係彼此相對應。
简体摘要：一种频域式光罩,其包含复数个设置于该频域式光罩之一第一表面上的振幅图案、以及复数个设置于该频域式光罩之一第二表面上的相位图案。该复数个振幅图案可具有相异之纵向厚度,以改变一曝光光束的振幅。同理,该复数个相移图案亦可具有相异之纵向厚度,以改变该曝光光束之相位。较佳地,该振幅图案系由一无机材料(例如硅化钼)构成,而该相位图案系由透光性材料(例如石英)构成。该振幅图案与该相位图案系一布局图之傅里叶转换,且两者之数量及位置系彼此相对应。

55. 发明专利

TW200715039A 曝光方法 METHOD OF EXPOSURE 审中-公开
公开(公告)号：TW200715039A
公开(公告)日：2007-04-16
申请号：TW094134927
申请日：2005-10-06
申请人：茂德科技股份有限公司 PROMOS TECHNOLOGIES INC.
发明人：林俊羽 CHUN-YU LIN
IPC分类号： G03B
CPC分类号： G03B27/52
摘要：一種曝光方法,適用於一種偏軸照明系統。此方法是先提供一個具有第一圖案與第二圖案的光罩,並對此光罩進行分析以得到分別對應第一圖案的第一光源强度分佈與對應第二圖案的第二光源强度分佈。提供數個光束經過此光罩的第一圖案而形成數個第一影像,以取得相對應的第一光源强度分佈。接著,提供數個光束經過光罩的第二圖案而形成數個第二影像,以取得相對應的第二光源强度分佈。將光源調整為第一光源强度分佈,以對此光罩的第一圖案進行曝光。然後,將此偏軸照明系統的光源調整為第二光源强度分佈,以對此光罩的第二圖案進行曝光。
简体摘要：一种曝光方法,适用于一种偏轴照明系统。此方法是先提供一个具有第一图案与第二图案的光罩,并对此光罩进行分析以得到分别对应第一图案的第一光源强度分布与对应第二图案的第二光源强度分布。提供数个光束经过此光罩的第一图案而形成数个第一影像,以取得相对应的第一光源强度分布。接着,提供数个光束经过光罩的第二图案而形成数个第二影像,以取得相对应的第二光源强度分布。将光源调整为第一光源强度分布,以对此光罩的第一图案进行曝光。然后,将此偏轴照明系统的光源调整为第二光源强度分布,以对此光罩的第二图案进行曝光。

56. 发明专利

TWI277205B 快閃記憶體結構及其製備方法 FLASH MEMORY STRUCTURE AND METHOD FOR FABRICATING THE SAME 失效
简体标题：闪存结构及其制备方法 FLASH MEMORY STRUCTURE AND METHOD FOR FABRICATING THE SAME
公开(公告)号：TWI277205B
公开(公告)日：2007-03-21
申请号：TW094134769
申请日：2005-10-05
申请人：茂德科技股份有限公司 PROMOS TECHNOLOGIES INC.
发明人：陳世芳 CHEN, JASON , 高建綱 KUO, CHIEN KANG
IPC分类号： H01L
CPC分类号： H01L29/7923 , H01L21/28282 , H01L29/4234
摘要：本發明之快閃記憶體結構包含一表面設有至少一凹部結構之矽基板、複數個設置於該凹部結構兩側之矽基板中的摻雜區、至少一設置於該凹部結構內之載子捕捉區以及一設置於該凹部結構上方之導電層。該凹部結構包含二個以一凸部分隔之凹槽，其可為U型或V型。該凹槽具有一位於該矽基板之(111)結晶面的斜面及一位於該矽基板之(100)結晶面的底面，該載子捕捉區包含一設置於該凹部結構內之介電堆疊結構，其包含一設置於該矽基板表面之第一氧化層、一設置於該凹槽內之第一氧化層表面的氮化矽區塊以及一第二氧化層。該第二氧化層覆蓋該第一氧化層及該氮化矽區塊。
简体摘要：本发明之闪存结构包含一表面设有至少一凹部结构之硅基板、复数个设置于该凹部结构两侧之硅基板中的掺杂区、至少一设置于该凹部结构内之载子捕捉区以及一设置于该凹部结构上方之导电层。该凹部结构包含二个以一凸部分隔之凹槽，其可为U型或V型。该凹槽具有一位于该硅基板之(111)结晶面的斜面及一位于该硅基板之(100)结晶面的底面，该载子捕捉区包含一设置于该凹部结构内之介电堆栈结构，其包含一设置于该硅基板表面之第一氧化层、一设置于该凹槽内之第一氧化层表面的氮化硅区块以及一第二氧化层。该第二氧化层覆盖该第一氧化层及该氮化硅区块。

57. 发明专利

TWI276832B 掃描電容顯微鏡之試片的製作方法及檢測方法 METHOD OF SAMPLE PREPARATION FOR SCANNING CAPACITANCE MICROSCOPE AND MEASURING METHOD THEREBY 失效
简体标题：扫描电容显微镜之试片的制作方法及检测方法 METHOD OF SAMPLE PREPARATION FOR SCANNING CAPACITANCE MICROSCOPE AND MEASURING METHOD THEREBY
公开(公告)号：TWI276832B
公开(公告)日：2007-03-21
申请号：TW094142750
申请日：2005-12-05
申请人：茂德科技股份有限公司 PROMOS TECHNOLOGIES INC.
发明人：劉獻文 LIU, HSIEN WEN , 吳振弘 WU, CHEN HUNG , 呂正良 LUE, JEN LANG
IPC分类号： G02B
摘要：一種掃描電容顯微鏡之試片的製作方法，首先從晶圓上切下待檢測部，待檢測部上具有多數個材料層，在材料層中具有閘極結構及位於閘極結構下方的摻雜區，其中閘極結構包括摻雜多晶矽層及位於摻雜多晶矽層兩側側壁上的間隙壁層。接著，移除閘極結構上方的材料層直至暴露出閘極結構。然後，移除閘極結構中的多晶矽材料層，並保留下間隙壁結構。接下來，研磨待檢測部的側面，以形成剖面並暴露出摻雜區。接下來，於剖面上形成介電層。
简体摘要：一种扫描电容显微镜之试片的制作方法，首先从晶圆上切下待检测部，待检测部上具有多数个材料层，在材料层中具有闸极结构及位于闸极结构下方的掺杂区，其中闸极结构包括掺杂多晶硅层及位于掺杂多晶硅层两侧侧壁上的间隙壁层。接着，移除闸极结构上方的材料层直至暴露出闸极结构。然后，移除闸极结构中的多晶硅材料层，并保留下间隙壁结构。接下来，研磨待检测部的侧面，以形成剖面并暴露出掺杂区。接下来，于剖面上形成介电层。

58. 发明专利

TWI276774B 對準標記及使用對準標記的測量方法 ALIGNMENT MARK AND MEASURING METHOD BY USING ALIGNMENT MARK 失效
简体标题：对准标记及使用对准标记的测量方法 ALIGNMENT MARK AND MEASURING METHOD BY USING ALIGNMENT MARK
公开(公告)号：TWI276774B
公开(公告)日：2007-03-21
申请号：TW094133682
申请日：2005-09-28
申请人：茂德科技股份有限公司 PROMOS TECHNOLOGIES INC.
发明人：胡家瑞 HU, JIA RUI , 簡如梅 CHIEN, RU MEI
IPC分类号： G01B , H01L
摘要：一種對準標記，配置於半導體晶圓上，且半導體晶圓上具有元件特徵，元件特徵具有元件尺寸，對準標記包括辨識圖案及測試圖案。測試圖案配置於辨識圖案中，且辨識圖案及測試圖案均由測試特徵所組成，測試特徵具有測試尺寸，且測試尺寸與元件尺寸相近。
简体摘要：一种对准标记，配置于半导体晶圆上，且半导体晶圆上具有组件特征，组件特征具有组件尺寸，对准标记包括辨识图案及测试图案。测试图案配置于辨识图案中，且辨识图案及测试图案均由测试特征所组成，测试特征具有测试尺寸，且测试尺寸与组件尺寸相近。

59. 发明专利

TW200703359A DRAM中用於DDR1及DDR2操作模式之每I/O線2位元寫入資料滙流排 TWO-BIT PER I/O LINE WRITE DATA BUS FOR DDR1 AND DDR2 OPERATING MODES IN A DRAM 审中-公开
简体标题： DRAM中用于DDR1及DDR2操作模式之每I/O线2比特写入数据汇流排 TWO-BIT PER I/O LINE WRITE DATA BUS FOR DDR1 AND DDR2 OPERATING MODES IN A DRAM
公开(公告)号：TW200703359A
公开(公告)日：2007-01-16
申请号：TW095108965
申请日：2006-03-16
申请人：茂德科技股份有限公司 PROMOS TECHNOLOGIES INC.
发明人：强艾倫佛伊 JON ALLAN FAUE , 史蒂夫伊頓 STEVE S. EATON , 麥克莫瑞 MICHAEL MURRAY
IPC分类号： G11C
CPC分类号： G11C7/1078 , G11C7/1072 , G11C7/1093 , G11C7/1096
摘要：本發明提供一種用於積體電路記憶體之資料滙流排電路,包括用於將記憶體與I/O區塊連接之每I/O墊4位元滙流排,但是僅將每I/O兩位元用於寫入,而每I/O墊4位元用於讀取。在輸入資料閃控訊號之每個下降邊緣時,可經由滙流排傳輸後兩個位元,故毋須精確地計數輸入資料閃控脈衝。此外,該資料滙流排電路可相容於DDR1及DDR2操作模式。
简体摘要：本发明提供一种用于集成电路内存之数据汇流排电路,包括用于将内存与I/O区块连接之每I/O垫4比特汇流排,但是仅将每I/O两比特用于写入,而每I/O垫4比特用于读取。在输入数据闪控信号之每个下降边缘时,可经由汇流排传输后两个比特,故毋须精确地计数输入数据闪控脉冲。此外,该数据汇流排电路可兼容于DDR1及DDR2操作模式。

60. 发明专利

TWI270163B 動態隨機存取記憶胞及其製造方法 DYNAMIC RANDOM ACCESS MEMORY CELL AND FABRICATING METHOD THEREOF 失效
简体标题：动态随机存取记忆胞及其制造方法 DYNAMIC RANDOM ACCESS MEMORY CELL AND FABRICATING METHOD THEREOF
公开(公告)号：TWI270163B
公开(公告)日：2007-01-01
申请号：TW093112861
申请日：2004-05-07
申请人：茂德科技股份有限公司 PROMOS TECHNOLOGIES INC.
发明人：張益馨 CHANG, YI SHING
IPC分类号： H01L
摘要：一種動態隨機存取記憶胞及其製造方法，其中動態隨機存取記憶胞係由基底、條狀字元線、電容器、閘介電層、導電層、阻障層、介電層及位元線所構成。其中，基底中係具有一孔洞。此外，條狀字元線係配置於基底上，且在此條狀字元線中係具有開口以暴露出孔洞。另外，電容器係配置於孔洞中。此外，閘介電層係配置在開口側壁。另外，導電層係填入於開口中。此外，阻障層係配置在導電層與電容器頂部及導電層與閘介電層之間。另外，介電層係配置於條狀字元線上，且此介電層中具有溝渠。此外，位元線係填入於溝渠中。
简体摘要：一种动态随机存取记忆胞及其制造方法，其中动态随机存取记忆胞系由基底、条状字符线、电容器、闸介电层、导电层、阻障层、介电层及比特线所构成。其中，基底中系具有一孔洞。此外，条状字符线系配置于基底上，且在此条状字符线中系具有开口以暴露出孔洞。另外，电容器系配置于孔洞中。此外，闸介电层系配置在开口侧壁。另外，导电层系填入于开口中。此外，阻障层系配置在导电层与电容器顶部及导电层与闸介电层之间。另外，介电层系配置于条状字符在线，且此介电层中具有沟渠。此外，比特线系填入于沟渠中。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式