专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

51. 发明专利

TWI694529B 測試線結構、矩陣測試線結構與執行晶圓接受測試的方法有权
简体标题：测试线结构、矩阵测试线结构与运行晶圆接受测试的方法
公开(公告)号：TWI694529B
公开(公告)日：2020-05-21
申请号：TW105133521
申请日：2016-10-18
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：李岳川 , LEE, YUEH CHUAN , 陳嘉展 , CHEN, CHIA CHAN , 金秉頡 , CHIN, PING CHIEH
IPC分类号： H01L21/66 , G01R31/28

52. 发明专利

TWI694527B 用於處理單體化半導體晶粒之處理工具及處理多個積體電路晶粒之方法有权
简体标题：用于处理单体化半导体晶粒之处理工具及处理多个集成电路晶粒之方法
公开(公告)号：TWI694527B
公开(公告)日：2020-05-21
申请号：TW107127246
申请日：2018-08-06
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：郭宗聖 , KUO, TSUNG-SHENG , 劉旭水 , LIU, HSU-SHUI , 白峻榮 , PAI, JIUN-RONG , 郭守文 , KUO, SHOU-WEN , 朱延安 , CHU, YANG-ANN
IPC分类号： H01L21/50 , H01L21/683

53. 发明专利

TWI694305B 半導體裝置及其製造方法與產生佈局圖之系統有权
简体标题：半导体设备及其制造方法与产生布局图之系统
公开(公告)号：TWI694305B
公开(公告)日：2020-05-21
申请号：TW108125135
申请日：2019-07-16
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：林威呈 , LIN, WEI CHENG , 楊惠婷 , YANG, HUI TING , 曾健庭 , TZENG, JIANN TYNG , 袁立本 , YUAN, LIPEN , 賴韋安 , LAI, WEI AN
IPC分类号： G03F1/70 , H01L27/02

54. 发明专利

TW202018913A 半導體結構审中-公开
简体标题：半导体结构
公开(公告)号：TW202018913A
公开(公告)日：2020-05-16
申请号：TW108139142
申请日：2019-10-29
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：陳建宏 , CHERN, CHAN-HONG
IPC分类号： H01L27/105
摘要：本發明實施例公開具有雙閾值電壓電晶體的設備和電路以及其製造方法。在一實例中，公開一種半導體結構。半導體結構包含基底、第一層、第一電晶體及第二電晶體。第一層形成於基底上方且包括第一III-V半導體材料。第一電晶體形成於第一層上方。第二電晶體形成於第一層上方。第一電晶體包括：包含第一材料的第一閘極結構、第一源極區以及第一汲極區。第二電晶體包括：包含第二材料的第二閘極結構、第二源極區以及第二汲極區。第一材料不同於第二材料。
简体摘要：本发明实施例公开具有双阈值电压晶体管的设备和电路以及其制造方法。在一实例中，公开一种半导体结构。半导体结构包含基底、第一层、第一晶体管及第二晶体管。第一层形成于基底上方且包括第一III-V半导体材料。第一晶体管形成于第一层上方。第二晶体管形成于第一层上方。第一晶体管包括：包含第一材料的第一闸极结构、第一源极区以及第一汲极区。第二晶体管包括：包含第二材料的第二闸极结构、第二源极区以及第二汲极区。第一材料不同于第二材料。

55. 发明专利

TW202018899A 封裝體及其形成方法审中-公开
简体标题：封装体及其形成方法
公开(公告)号：TW202018899A
公开(公告)日：2020-05-16
申请号：TW108102516
申请日：2019-01-23
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：余振華 , YU, CHEN-HUA , 吳志偉 , WU, CHIH-WEI , 盧思維 , LU, SZU-WEI , 施應慶 , SHIH, YING-CHING
IPC分类号： H01L23/538 , H01L23/31
摘要：一種積體電路封裝體及其形成方法。一種方法包括：將多個積體電路晶粒堆疊於晶圓上以形成晶粒堆疊。對所述晶粒堆疊執行接合製程。所述接合製程將所述晶粒堆疊的多個相鄰的積體電路晶粒機械性及電性連接至彼此。在所述晶圓之上形成擋壩結構。所述擋壩結構環繞所述晶粒堆疊。在所述晶圓之上且在所述晶粒堆疊與所述擋壩結構之間形成第一包封體。所述第一包封體填充所述晶粒堆疊的所述多個相鄰的積體電路晶粒之間的多個間隙。在所述晶圓之上形成第二包封體。所述第二包封體環繞所述晶粒堆疊、所述第一包封體及所述擋壩結構。
简体摘要：一种集成电路封装体及其形成方法。一种方法包括：将多个集成电路晶粒堆栈于晶圆上以形成晶粒堆栈。对所述晶粒堆栈运行接合制程。所述接合制程将所述晶粒堆栈的多个相邻的集成电路晶粒机械性及电性连接至彼此。在所述晶圆之上形成挡坝结构。所述挡坝结构环绕所述晶粒堆栈。在所述晶圆之上且在所述晶粒堆栈与所述挡坝结构之间形成第一包封体。所述第一包封体填充所述晶粒堆栈的所述多个相邻的集成电路晶粒之间的多个间隙。在所述晶圆之上形成第二包封体。所述第二包封体环绕所述晶粒堆栈、所述第一包封体及所述挡坝结构。

56. 发明专利

TW202018866A 半導體裝置审中-公开
简体标题：半导体设备
公开(公告)号：TW202018866A
公开(公告)日：2020-05-16
申请号：TW108105879
申请日：2019-02-21
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：蔣昕志 , CHIANG, HSIN-CHIH
IPC分类号： H01L21/77
摘要：在一些實施例中，本公開關於一種半導體裝置，其包括位於塊狀氧化物之上的半導體區，塊狀氧化物位於半導體基底之上。在塊狀氧化物上方有下部源極區，下部源極區通過半導體區的下部部分而在橫向上與下部汲極區間隔開。上部源極區通過半導體區的上部部分而在橫向上與上部汲極區間隔開且在垂直方向上與下部源極區及下部汲極區間隔開。上部源極區耦合到下部源極區，且上部汲極區耦合到下部汲極區。耦合到半導體基底且位於閘極氧化物之上的閘極電極位於半導體區的上部部分上方。半導體區的下部部分及上部部分分別包括第一通道區及第二通道區。
简体摘要：在一些实施例中，本公开关于一种半导体设备，其包括位于块状氧化物之上的半导体区，块状氧化物位于半导体基底之上。在块状氧化物上方有下部源极区，下部源极区通过半导体区的下部部分而在横向上与下部汲极区间隔开。上部源极区通过半导体区的上部部分而在横向上与上部汲极区间隔开且在垂直方向上与下部源极区及下部汲极区间隔开。上部源极区耦合到下部源极区，且上部汲极区耦合到下部汲极区。耦合到半导体基底且位于闸极氧化物之上的闸极电极位于半导体区的上部部分上方。半导体区的下部部分及上部部分分别包括第一信道区及第二信道区。

57. 发明专利

TW202018864A 積體電路审中-公开
简体标题：集成电路
公开(公告)号：TW202018864A
公开(公告)日：2020-05-16
申请号：TW108137550
申请日：2019-10-17
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：蕭錦濤 , SIO, KAM TOU , 曾健庭 , TZENG, JIANN TYNG , 林威呈 , LIN, WEI CHENG
IPC分类号： H01L21/768 , H01L21/60
摘要：本案提供一種積體電路，此積體電路包括基板及在與基板的頂表面平行的第一方向上延伸的第一導電線，其中第一導電線距離基板的頂表面第一距離。積體電路進一步包括在與基板的頂表面平行的第二方向上延伸的第二導電線，其中此第二導電線距離基板的頂表面第二距離，並且第二距離大於第一距離。積體電路進一步包括在第一方向上延伸的第三導電線，其中第三導電線距離基板的頂表面第三距離，並且第三距離大於第二距離。積體電路進一步包括直接連接至第一導電線及第三導電線的超通孔。
简体摘要：本案提供一种集成电路，此集成电路包括基板及在与基板的顶表面平行的第一方向上延伸的第一导电线，其中第一导电线距离基板的顶表面第一距离。集成电路进一步包括在与基板的顶表面平行的第二方向上延伸的第二导电线，其中此第二导电线距离基板的顶表面第二距离，并且第二距离大于第一距离。集成电路进一步包括在第一方向上延伸的第三导电线，其中第三导电线距离基板的顶表面第三距离，并且第三距离大于第二距离。集成电路进一步包括直接连接至第一导电线及第三导电线的超通孔。

58. 发明专利

TW202018820A 相變化隨機存取記憶體元件的形成方法审中-公开
简体标题：相变化随机存取内存组件的形成方法
公开(公告)号：TW202018820A
公开(公告)日：2020-05-16
申请号：TW108140315
申请日：2019-11-06
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：林毓超 , LIN, YU CHAO , 涂元添 , TU, YUAN TIEN , 余紹銘 , YU, SHAO MING , 李東穎 , LEE, TUNG YING
IPC分类号： H01L21/318 , H01L21/311
摘要：一種形成相變化隨機存取記憶體(PCRAM)元件的方法包括：在底部電極上形成相變化元件並且在該相變化元件上形成頂部電極；在該相變化元件周圍形成保護層；以及在形成該保護層之後，在該保護層周圍形成含氮側壁間隔物層。
简体摘要：一种形成相变化随机存取内存(PCRAM)组件的方法包括：在底部电极上形成相变化组件并且在该相变化组件上形成顶部电极；在该相变化组件周围形成保护层；以及在形成该保护层之后，在该保护层周围形成含氮侧壁间隔物层。

59. 发明专利

TW202018808A 半導體裝置的製造方法审中-公开
简体标题：半导体设备的制造方法
公开(公告)号：TW202018808A
公开(公告)日：2020-05-16
申请号：TW108125489
申请日：2019-07-18
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：王菘豊 , WANG, SUNG LI , 梁順鑫 , LIANG, SHUEN SHIN , 張容浩 , CHANG, JUNG HAO , 朱家宏 , CHU, CHIA HUNG , 林耕竹 , LIN, KENG CHU
IPC分类号： H01L21/3065 , H01L21/76
摘要：在此描述的實施方式大致上涉及形成互連結構的一種或多種方法，諸如包含導電線和導電導孔的雙鑲嵌互連結構，以及由此方法形成的結構。在一些實施方式中，形成互連開口，其穿過在半導體基板上方的一或多個介電層。互連開口具有導孔開口以及在導孔開口上方的溝槽。導電導孔形成在導孔開口內。在溝槽的一或多個暴露的介電質表面上執行成核輔助處理。導電線形成在溝槽的一或多個暴露的介電質表面上和在導電導孔上的溝槽內。
简体摘要：在此描述的实施方式大致上涉及形成互链接构的一种或多种方法，诸如包含导电线和导电导孔的双镶嵌互链接构，以及由此方法形成的结构。在一些实施方式中，形成互连开口，其穿过在半导体基板上方的一或多个介电层。互连开口具有导孔开口以及在导孔开口上方的沟槽。导电导孔形成在导孔开口内。在沟槽的一或多个暴露的介电质表面上运行成核辅助处理。导电线形成在沟槽的一或多个暴露的介电质表面上和在导电导孔上的沟槽内。

60. 发明专利

TW202018804A 半導體裝置製造方法审中-公开
简体标题：半导体设备制造方法
公开(公告)号：TW202018804A
公开(公告)日：2020-05-16
申请号：TW108120388
申请日：2019-06-13
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：陳建穎 , CHEN, CHANG-YIN , 張哲誠 , CHANG, CHE-CHENG , 林志翰 , LIN, CHIH-HAN
IPC分类号： H01L21/3065 , H01L21/8232
摘要：一種半導體裝置製造方法，包括：提供具有第一區域及第二區域的結構，其中第一區域包括第一通道區域，而第二區域包括第二通道區域；在第一區域及第二區域上形成閘極堆疊層；圖案化閘極堆疊層，藉此在第一通道區域上形成第一閘極堆疊，以及在第二通道區域上形成第二閘極堆疊；以及藉由同時對第一區域及第二區域施加不同的蝕刻劑濃度，以橫向蝕刻第一閘極堆疊及第二閘極堆疊的底部，藉此於第一閘極堆疊及第二閘極堆疊的底部形成凹陷。
简体摘要：一种半导体设备制造方法，包括：提供具有第一区域及第二区域的结构，其中第一区域包括第一信道区域，而第二区域包括第二信道区域；在第一区域及第二区域上形成闸极堆栈层；图案化闸极堆栈层，借此在第一信道区域上形成第一闸极堆栈，以及在第二信道区域上形成第二闸极堆栈；以及借由同时对第一区域及第二区域施加不同的蚀刻剂浓度，以横向蚀刻第一闸极堆栈及第二闸极堆栈的底部，借此于第一闸极堆栈及第二闸极堆栈的底部形成凹陷。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式