专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

41. 发明专利

TW513580B 半導體積體電路測試用測試圖型生成方法及其裝置有权
简体标题：半导体集成电路测试用测试图型生成方法及其设备
公开(公告)号：TW513580B
公开(公告)日：2002-12-11
申请号：TW090113865
申请日：2001-06-07
申请人：阿杜凡泰斯特股份有限公司
发明人：石田雅裕 , 山口隆弘
IPC分类号： G01R
CPC分类号： G01R31/2882 , G01R31/31813 , G01R31/3183 , G01R31/318328 , G01R31/31917 , G06F11/263
摘要：對IC內之延遲故障、延遲伴隨產生之斷線故障之檢測用之測試圖型系列可容易且高速生成。作成電路內之邏輯閘、信號線等之各故障可能之位置(故障)之一覽表(101)，選擇其中之1個故障，於該位置設定使故障活化之初期值，藉含意操作算出初期化測試圖型v1(103)，藉含意操作算出變質故障傳送至次段邏輯閘之傳送測試圖型v2(105)，將該v1、v2之序列登錄於測試圖型序列一覽表(107)，在故障一覽表內之乃未處理之故障不存在之前重複以上處理。
简体摘要：对IC内之延迟故障、延迟伴随产生之断线故障之检测用之测试图型系列可容易且高速生成。作成电路内之逻辑门、信号线等之各故障可能之位置(故障)之一览表(101)，选择其中之1个故障，于该位置设置使故障活化之初期值，藉含意操作算出初期化测试图型v1(103)，藉含意操作算出变质故障发送至次段逻辑门之发送测试图型v2(105)，将该v1、v2之串行登录于测试图型串行一览表(107)，在故障一览表内之乃未处理之故障不存在之前重复以上处理。

42. 发明专利

TW511091B 用以改良超大型積體電路之測試,良率及性能之方法及裝置失效
简体标题：用以改良超大型集成电路之测试,良率及性能之方法及设备
公开(公告)号：TW511091B
公开(公告)日：2002-11-21
申请号：TW090106958
申请日：2001-03-23
申请人：北美億恒科技公司 , 萬國商業機器公司 , 東芝股份有限公司
发明人：馬汀加爾 , 威尼艾里斯 , 宮本新司 , 吉原正廣
IPC分类号： G11C
CPC分类号： G01R31/31724 , G01R31/3187 , G01R31/31917 , G11C29/26
摘要：本發明所提供之方法和裝置除了能改良及更有效率地測試超大型積體(VLSI)裝置，例如一同步隨機存取記憶體(SDRAM)之外，同時亦能用以改良它們的性能及製造時的良率。該方法所包括的步驟為，提供一VLSI裝置，具有交換電路，其係能藉由分隔順序之測試模態訊號而容許對該裝置的各個陣列或觸排單獨或同時地執行測試，以便能夠鑑識出該裝置總體性能中的缺陷，交互作用和不該有的限制；利用所得到的資訊來修改該測試模態訊號並可用以指示該裝置的設計方針；反覆執行先前的步驟以便最佳化該裝置的一項測試方法；並可將該項最佳化的測試方法直接運用於生產該裝置時的老化試驗上。邏輯電路係可加入到一VLSI裝置內以便藉此提升其測試效能。
简体摘要：本发明所提供之方法和设备除了能改良及更有效率地测试超大型积体(VLSI)设备，例如一同步随机存取内存(SDRAM)之外，同时亦能用以改良它们的性能及制造时的良率。该方法所包括的步骤为，提供一VLSI设备，具有交换电路，其系能借由分隔顺序之测试模态信号而容许对该设备的各个数组或触排单独或同时地运行测试，以便能够鉴识出该设备总体性能中的缺陷，交互作用和不该有的限制；利用所得到的信息来修改该测试模态信号并可用以指示该设备的设计方针；反复运行先前的步骤以便最优化该设备的一项测试方法；并可将该项最优化的测试方法直接运用于生产该设备时的老化试验上。逻辑电路系可加入到一VLSI设备内以便借此提升其测试性能。

43. 发明专利

TW406223B 記憶測試裝置及記憶測試方法失效
简体标题：记忆测试设备及记忆测试方法
公开(公告)号：TW406223B
公开(公告)日：2000-09-21
申请号：TW087121739
申请日：1998-12-28
申请人：三菱電機股份有限公司
发明人：中本幸夫
IPC分类号： G06F
CPC分类号： G11C29/12 , G01R31/31917 , G11C29/38 , G11C29/48
摘要：【課題】在習知記憶測試裝置中，由於連接記憶體l9和資料匯流排控制器18之間的資料輸出入匯流排18b之匯流排寬度會比資料接腳14的接腳寬度來得狹小，所以記憶體l9配合資料輸出入匯流排18b的匯流排寬度來讀出測試樣式信號時，如果不將測試資料信號加以分割，是無法將測試樣式信號傳送到測試器2，這也就造成了無法快速執行記憶體l9測試的問題。【解決方法】根據測試資料的讀出要求，記憶體30會將測試樣式輸出到資料輸出入匯流排29b上，由此資料輸出入匯流排29b接收到了測試樣式信號，再將此測試樣式信號與期望值進行比較。
简体摘要：【课题】在习知记忆测试设备中，由于连接内存l9和数据总线控制器18之间的数据输出入总线18b之总线宽度会比数据接脚14的接脚宽度来得狭小，所以内存l9配合数据输出入总线18b的总线宽度来读出测试样式信号时，如果不将测试数据信号加以分割，是无法将测试样式信号发送到测试器2，这也就造成了无法快速运行内存l9测试的问题。【解决方法】根据测试数据的读出要求，内存30会将测试样式输出到数据输出入总线29b上，由此数据输出入总线29b接收到了测试样式信号，再将此测试样式信号与期望值进行比较。

44. 发明专利

TWI404959B 試驗被試驗元件之試驗裝置及電子元件有权
简体标题：试验被试验组件之试验设备及电子组件
公开(公告)号：TWI404959B
公开(公告)日：2013-08-11
申请号：TW099137818
申请日：2010-11-03
申请人：愛德萬測試股份有限公司 , ADVANTEST CORPORATION
发明人：川端雅之 , KAWABATA, MASAYUKI , 岡安俊幸 , OKAYASU, TOSHIYUKI
IPC分类号： G01R31/3183
CPC分类号： G01R31/3167 , G01R31/31917

45. 发明专利

TWI393906B 數位調變訊號的測試裝置及測試方法失效
简体标题：数码调制信号的测试设备及测试方法
公开(公告)号：TWI393906B
公开(公告)日：2013-04-21
申请号：TW098115023
申请日：2009-05-06
申请人：愛德萬測試股份有限公司 , ADVANTEST CORPORATION
发明人：渡邊大輔 , WATANABE, DAISUKE , 岡安俊幸 , OKAYASU, TOSHIYUKI
IPC分类号： G01R31/319 , H04L27/00 , H04L27/18
CPC分类号： G01R31/31917 , G01R31/31928 , H04L1/242 , H04L27/0008 , H04L27/2053 , H04L27/22 , H04L27/38

46. 发明专利

TWI382486B 製造方法以及測試用晶圓單元失效
简体标题：制造方法以及测试用晶圆单元
公开(公告)号：TWI382486B
公开(公告)日：2013-01-11
申请号：TW098116152
申请日：2009-05-15
申请人：愛德萬測試股份有限公司 , ADVANTEST CORPORATION
发明人：濱口新一 , HAMAGUCHI, SHINICHI
IPC分类号： H01L21/66 , H01L21/60
CPC分类号： G01R1/07378 , G01R31/31917 , H01L22/34 , H01L23/481 , H01L2924/0002 , H01L2924/00012 , H01L2924/00

47. 发明专利

TWI351527B 產生裝置、產生方法、可執行該方法於電腦之程式及記錄該程式之記錄媒體失效
简体标题：产生设备、产生方法、可运行该方法于电脑之进程及记录该进程之记录媒体
公开(公告)号：TWI351527B
公开(公告)日：2011-11-01
申请号：TW096134766
申请日：2007-09-19
申请人：獨立行政法人科學技術振興機構 , 國立大學法人九州工業大學 , 系統JD股份有限公司
发明人：溫曉青 , 梶原誠司 , 宮瀨紘平 , 皆本義弘 , 伊達博
IPC分类号： G01R , G11C
CPC分类号： G11C29/10 , G01R31/31721 , G01R31/31813 , G01R31/31917 , G11C29/56004
摘要：本發明的課題為提供一種產生裝置等，產生可有效地濡減擷取時的功率消耗的測試向量。
本發明的解決手段為一種產生裝置100，係對邏輯電路分配邏輯值至包含於測試立方之複數個未定值位元，產生測試向量，包含：選擇部101，由複數個未定值位元之中選擇一個分配對象未定值位元；擷取轉變數數值化部103，計算由包含未定值位元之測試立方產生的擷取轉變數；以及邏輯值分配部105，對分配邏輯值0至被選擇的分配對象未定值位元而得的第一測試立方，與分配邏輯值1而得的第二測試立方，適用擷取轉變數數值化部103，比較由第一測試立方產生的擷取轉變數與由第二測試立方產生的擷取轉變數，分配對應較少者之邏輯值至被選擇的分配對象未定值位元。
简体摘要：本发明的课题为提供一种产生设备等，产生可有效地濡减截取时的功率消耗的测试矢量。本发明的解决手段为一种产生设备100，系对逻辑电路分配逻辑值至包含于测试立方之复数个未定值比特，产生测试矢量，包含：选择部101，由复数个未定值比特之中选择一个分配对象未定值比特；截取转变量数值化部103，计算由包含未定值比特之测试立方产生的截取转变量；以及逻辑值分配部105，对分配逻辑值0至被选择的分配对象未定值比特而得的第一测试立方，与分配逻辑值1而得的第二测试立方，适用截取转变量数值化部103，比较由第一测试立方产生的截取转变量与由第二测试立方产生的截取转变量，分配对应较少者之逻辑值至被选择的分配对象未定值比特。

48. 发明专利

TW201010309A 數位調變訊號的測試裝置與數位調變器、調變方法以及使用上述的半導體裝置 TEST DEVICE OF DIGITAL MODULATION SIGNALS, DIGITAL MODULATOR, MODULATION METHOD AND SEMICONDUCTOR USING THE SAME 审中-公开
简体标题：数码调制信号的测试设备与数码调制器、调制方法以及使用上述的半导体设备 TEST DEVICE OF DIGITAL MODULATION SIGNALS, DIGITAL MODULATOR, MODULATION METHOD AND SEMICONDUCTOR USING THE SAME
公开(公告)号：TW201010309A
公开(公告)日：2010-03-01
申请号：TW098115024
申请日：2009-05-06
申请人：愛德萬測試股份有限公司
发明人：渡邊大輔 , 岡安俊幸
IPC分类号： H04B , H04L
CPC分类号： G01R31/31917 , G01R31/31928 , H04L1/244 , H04L27/0008 , H04L27/2053 , H04L27/36
摘要：圖案產生器22生成應發送的測試資料PD。編碼電路26生成表示與測試資料PD相對應的被調變訊號波形的振幅資料DATA_1～DATA_8。振幅資料DATA_1～DATA_8是以既定期間為單位而並列生成，以作為各該既定期間內的多個取樣點中每一個取樣點的多個振幅資料。資料傳輸率設定部27接收每一取樣點的多個振幅資料DATA_1～DATA_8，並按照對應的取樣時序，將各振幅資料鎖存後依序輸出。多值驅動器30接收依序輸入的振幅資料WD，並生成具有對應其值的位準的測試訊號Smod。
简体摘要：图案产生器22生成应发送的测试数据PD。编码电路26生成表示与测试数据PD相对应的被调制信号波形的振幅数据DATA_1～DATA_8。振幅数据DATA_1～DATA_8是以既定期间为单位而并列生成，以作为各该既定期间内的多个采样点中每一个采样点的多个振幅数据。数据传输率设置部27接收每一采样点的多个振幅数据DATA_1～DATA_8，并按照对应的采样时序，将各振幅数据锁存后依序输出。多值驱动器30接收依序输入的振幅数据WD，并生成具有对应其值的位准的测试信号Smod。

49. 发明专利

TW201001583A 製造方法以及測試用晶圓單元 FABRICATION METHOD AND TEST WAFER UNIT 失效
简体标题：制造方法以及测试用晶圆单元 FABRICATION METHOD AND TEST WAFER UNIT
公开(公告)号：TW201001583A
公开(公告)日：2010-01-01
申请号：TW098116152
申请日：2009-05-15
申请人：愛德萬測試股份有限公司
发明人：濱口新一
IPC分类号： H01L
CPC分类号： G01R1/07378 , G01R31/31917 , H01L22/34 , H01L23/481 , H01L2924/0002 , H01L2924/00012 , H01L2924/00
摘要：一種製造方法，用於製造測試用晶圓單元，該測試用晶圓單元設置有多個測試電路對形成在半導體晶圓上的多個半導體晶片進行測試，該製造方法包括：於電路用晶圓上形成多個測試電路；於晶圓厚度比電路用晶圓厚的連接用晶圓的規定面上，形成應與多個測試電路電性連接的多個電路側焊墊，於規定面的背面上形成應與多個半導體晶片電性連接的多個晶圓側焊墊；以及形成將多個電路側焊墊及多個晶圓側焊墊電性連接的多個長通孔，將電路用晶圓及連接用晶圓重疊，使多個測試電路與多個電路側焊墊電性連接而形成測試用晶圓單元。
简体摘要：一种制造方法，用于制造测试用晶圆单元，该测试用晶圆单元设置有多个测试电路对形成在半导体晶圆上的多个半导体芯片进行测试，该制造方法包括：于电路用晶圆上形成多个测试电路；于晶圆厚度比电路用晶圆厚的连接用晶圆的规定面上，形成应与多个测试电路电性连接的多个电路侧焊垫，于规定面的背面上形成应与多个半导体芯片电性连接的多个晶圆侧焊垫；以及形成将多个电路侧焊垫及多个晶圆侧焊垫电性连接的多个长通孔，将电路用晶圆及连接用晶圆重叠，使多个测试电路与多个电路侧焊垫电性连接而形成测试用晶圆单元。

50. 发明专利

TW200921692A 用於可重配置測試器中之測試的方法 A METHOD FOR TESTING IN A RECONFIGURABLE TESTER 审中-公开
简体标题：用于可重配置测试器中之测试的方法 A METHOD FOR TESTING IN A RECONFIGURABLE TESTER
公开(公告)号：TW200921692A
公开(公告)日：2009-05-16
申请号：TW097141552
申请日：2008-10-29
申请人：泰瑞達公司 TERADYNE, INC.
发明人：喬治W 康尼 CONNER, GEORGE W.
IPC分类号： G11C
CPC分类号： G06F11/263 , G01R31/31917 , G06F11/261
摘要：在某些施行例中,提供一用於測試的方法,該方法包括了以一測試器模擬一用於一第一型態待測裝置之功能性操作環境。這包括了認知一擁有一預先決定協定的非決定性回應訊號,從該第一型態待測裝置接收該非決定性回應訊號,根據該預先決定協定確認一從該非決定性回應訊號待傳送至該第一型態待測裝置之預期刺激訊號,並且啓動該預期刺激訊號至該第一型態待測裝置之傳送。該方法進一步包括在測試該第一型態待測裝置後以該測試器模擬一用於第二型態待測裝置的功能性操作環境。
简体摘要：在某些施行例中,提供一用于测试的方法,该方法包括了以一测试器仿真一用于一第一型态待测设备之功能性操作环境。这包括了认知一拥有一预先决定协定的非决定性回应信号,从该第一型态待测设备接收该非决定性回应信号,根据该预先决定协定确认一从该非决定性回应信号待发送至该第一型态待测设备之预期刺激信号,并且启动该预期刺激信号至该第一型态待测设备之发送。该方法进一步包括在测试该第一型态待测设备后以该测试器仿真一用于第二型态待测设备的功能性操作环境。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式