专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明专利

TW329477B 測試內建有RAM之順序電路的方法與裝置失效
简体标题：测试内置有RAM之顺序电路的方法与设备
公开(公告)号：TW329477B
公开(公告)日：1998-04-11
申请号：TW084101649
申请日：1995-02-22
申请人：美國電話電報股份有限公司
发明人：泰潘.加拉伯堤 , 維西汪尼.亞格瓦
IPC分类号： G11C , G01R
CPC分类号： G01R31/318392 , G01R31/318342 , G11C29/10
摘要：含有至少一埋置之ＲＡＭ（１６）之一順序電路（１０）之測試由先產生一組順序向量，然後依次施加該等向量於一組主電路輸入端（ＰＩｏ－ＰＩｊ）上來達成。產生該等向量，俾施加於電路上時，向量激發在ＲＡＭ上游處之節點（Ａ）上之可能故障，並傳播故障之效應通過ＲＡＭ而至主電路輸出端（ＰＯｏ－ＰＯｊ）。而且，測試向量用以激發在ＲＡＭ下游處之故障，此由傳播其值通過ＲＡＭ，需用於激發下游故障而達成。傳播至電路主輸出端上之故障效應（如有）與一組參考值比較，以斷定是否有任何故障存在。
简体摘要：含有至少一埋置之ＲＡＭ（１６）之一顺序电路（１０）之测试由先产生一组顺序矢量，然后依次施加该等矢量于一组主电路输入端（ＰＩｏ－ＰＩｊ）上来达成。产生该等矢量，俾施加于电路上时，矢量激发在ＲＡＭ上游处之节点（Ａ）上之可能故障，并传播故障之效应通过ＲＡＭ而至主电路输出端（ＰＯｏ－ＰＯｊ）。而且，测试矢量用以激发在ＲＡＭ下游处之故障，此由传播其值通过ＲＡＭ，需用于激发下游故障而达成。传播至电路主输出端上之故障效应（如有）与一组参考值比较，以断定是否有任何故障存在。

22. 发明专利

TWI569279B 記憶體保護裝置與方法有权
简体标题：内存保护设备与方法
公开(公告)号：TWI569279B
公开(公告)日：2017-02-01
申请号：TW104133858
申请日：2015-10-15
申请人：財團法人工業技術研究院 , INDUSTRIAL TECHNOLOGY RESEARCH INSTITUTE
发明人：黃立仁 , HUANG, LI REN , 楊智仁 , YANG, CHIH JEN , 張雍昌 , CHANG, YUNG CHANG , 紀坤明 , JI, KUNG MING
IPC分类号： G11C29/44 , G11C29/42
CPC分类号： G06F11/1417 , G06F11/073 , G06F11/0787 , G06F11/1012 , G06F11/263 , G11C29/10 , G11C29/52

23. 发明专利

TW201631589A 半導體記憶裝置以及資料寫入方法审中-公开
简体标题：半导体记忆设备以及数据写入方法
公开(公告)号：TW201631589A
公开(公告)日：2016-09-01
申请号：TW105100727
申请日：2016-01-12
申请人：精工半導體有限公司 , SII SEMICONDUCTOR CORPORATION
发明人：後藤智次 , GOTO, TOMOTSUGU
IPC分类号： G11C16/08
CPC分类号： G11C8/18 , G11C8/10 , G11C16/08 , G11C16/3427 , G11C29/10 , G11C29/20 , G11C29/36 , G11C2029/1802
摘要：本發明提供一種半導體記憶裝置，在列方向上鄰接的資料字元間位元的排列順序為反相配置的記憶體陣列中，藉由不需要電路面積大的資料保持電路與電壓轉換電路的簡便的電路結構變更，可與記憶體容量的大小無關地，利用3次寫入來寫入干涉調查用的棋盤圖案。本發明採用下述結構：藉由來自控制電路的控制信號，列解碼器與行解碼器除了記憶體陣列的單一位址選擇模式以外，還可分別將動作切換為全選擇模式與偶奇區別選擇模式。
简体摘要：本发明提供一种半导体记忆设备，在列方向上邻接的数据字符间比特的排列顺序为反相配置的内存数组中，借由不需要电路面积大的数据保持电路与电压转换电路的简便的电路结构变更，可与内存容量的大小无关地，利用3次写入来写入干涉调查用的棋盘图案。本发明采用下述结构：借由来自控制电路的控制信号，列译码器与行译码器除了内存数组的单一位址选择模式以外，还可分别将动作切换为全选择模式与偶奇区别选择模式。

25. 发明专利

TWI442407B 在固態儲存系統中之資料回復有权
简体标题：在固态存储系统中之数据回复
公开(公告)号：TWI442407B
公开(公告)日：2014-06-21
申请号：TW099111839
申请日：2010-04-15
申请人：美光科技公司 , MICRON TECHNOLOGY, INC.
发明人：拉森特洛伊 , LARSEN, TROY , 庫立馬丁 , CULLEY, MARTIN , 曼寧卓依 , MANNING, TROY
IPC分类号： G11C29/44
CPC分类号： G06F11/073 , G06F11/108 , G11C29/10

26. 发明专利

TWI382423B 記憶裝置及其測試方法有权
简体标题：记忆设备及其测试方法
公开(公告)号：TWI382423B
公开(公告)日：2013-01-11
申请号：TW097114220
申请日：2008-04-18
申请人：瑞昱半導體股份有限公司 , REALTEK SEMICONDUCTOR CORP.
发明人：吳祥煌 , WU, HSIANG HUANG , 李日農 , LEE, JIH NUNG
IPC分类号： G11C29/02 , G11C29/12
CPC分类号： G11C29/02 , G11C15/00 , G11C29/10

27. 发明专利

TW201211563A 掃描非同步記憶元件及具備其之半導體積體電路以及其設計方法及測試圖案產生方法审中-公开
简体标题：扫描异步记忆组件及具备其之半导体集成电路以及其设计方法及测试图案产生方法
公开(公告)号：TW201211563A
公开(公告)日：2012-03-16
申请号：TW100121280
申请日：2011-06-17
申请人：國立大學法人奈良先端科學技術大學院大學
发明人：大竹哲史 , 岩田大志 , 井上美智子
IPC分类号： G01R
CPC分类号： G11C29/10 , G01R31/318536 , G01R31/318541 , G01R31/318544 , G01R31/318555
摘要：本發明之掃描非同步記憶元件具備：n值輸入之非同步記憶元件(12)、與自n位元之信號輸入及掃描輸入產生非同步記憶元件(12)的n值輸入之掃描控制邏輯電路(14)。掃描控制邏輯電路(14)在被賦予之控制信號在第1位元圖案之時將信號輸入作為非同步記憶元件(12)的n值輸入而輸出，在第2位元圖案之時將掃描輸入作為非同步記憶元件(12)的n值輸入而輸出，在除此以外之時將由非同步記憶元件(12)保持先前之值之位元圖案作為非同步記憶元件(12)的n值輸入而輸出。
简体摘要：本发明之扫描异步记忆组件具备：n值输入之异步记忆组件(12)、与自n比特之信号输入及扫描输入产生异步记忆组件(12)的n值输入之扫描控制逻辑电路(14)。扫描控制逻辑电路(14)在被赋予之控制信号在第1比特图案之时将信号输入作为异步记忆组件(12)的n值输入而输出，在第2比特图案之时将扫描输入作为异步记忆组件(12)的n值输入而输出，在除此以外之时将由异步记忆组件(12)保持先前之值之比特图案作为异步记忆组件(12)的n值输入而输出。

28. 发明专利

TW201003660A 具有易受由偏壓溫度不穩性所造成之臨限電壓偏移影響之場效應電晶體之記憶體裝置之測試 TESTING A MEMORY DEVICE HAVING FIELD EFFECT TRANSISTORS SUBJECT TO THERESHOLD VOLTAGE SHIFTS CAUSED BY BIAS TEMPERATURE INSTABILITY 审中-公开
简体标题：具有易受由偏压温度不稳性所造成之临限电压偏移影响之场效应晶体管之内存设备之测试 TESTING A MEMORY DEVICE HAVING FIELD EFFECT TRANSISTORS SUBJECT TO THERESHOLD VOLTAGE SHIFTS CAUSED BY BIAS TEMPERATURE INSTABILITY
公开(公告)号：TW201003660A
公开(公告)日：2010-01-16
申请号：TW098116297
申请日：2009-05-15
申请人：高通公司
发明人：陳南 , 李先宜西恩 , 金聖克 , 王中之
IPC分类号： G11C
CPC分类号： G11C29/50 , G11C11/41 , G11C29/10 , G11C29/12005
摘要：將用於一記憶體裝置之一供應電壓設定於一第一供應電壓位準。回應於設定該供應電壓在該第一供應電壓位準下將測試資料寫入至該記憶體裝置。回應於寫入該測試資料將用於該記憶體裝置之該供應電壓減小至在該第一供應電壓位準以下之一第二供應電壓位準。回應於減小該供應電壓在該第二供應電壓位準下自該記憶體裝置讀取該測試資料。回應於讀取該測試資料將用於該記憶體裝置之該供應電壓增加至在該第二供應電壓位準以上之一第三供應電壓位準。回應於增加該供應電壓在該第三供應電壓位準下自該記憶體裝置讀取該測試資料。回應於在該第三供應電壓位準下自該記憶體裝置讀取該測試資料，將在該第一供應電壓位準下寫入至該記憶體裝置的該測試資料與在該第三供應電壓位準下自該記憶體裝置讀取的該測試資料進行比較。
简体摘要：将用于一内存设备之一供应电压设置于一第一供应电压位准。回应于设置该供应电压在该第一供应电压位准下将测试数据写入至该内存设备。回应于写入该测试数据将用于该内存设备之该供应电压减小至在该第一供应电压位准以下之一第二供应电压位准。回应于减小该供应电压在该第二供应电压位准下自该内存设备读取该测试数据。回应于读取该测试数据将用于该内存设备之该供应电压增加至在该第二供应电压位准以上之一第三供应电压位准。回应于增加该供应电压在该第三供应电压位准下自该内存设备读取该测试数据。回应于在该第三供应电压位准下自该内存设备读取该测试数据，将在该第一供应电压位准下写入至该内存设备的该测试数据与在该第三供应电压位准下自该内存设备读取的该测试数据进行比较。

29. 发明专利

TW200831936A 產生裝置、產生方法、可執行該方法於電腦之程式及記錄該程式之記錄媒體失效
简体标题：产生设备、产生方法、可运行该方法于电脑之进程及记录该进程之记录媒体
公开(公告)号：TW200831936A
公开(公告)日：2008-08-01
申请号：TW096134766
申请日：2007-09-19
申请人：獨立行政法人科學技術振興機構 JAPAN SCIENCE AND TECHNOLOGY AGENCY , 國立大學法人九州工業大學 KYUSHU INSTITUTE OF TECHNOLOGY , 系統JD股份有限公司 SYSTEM JD CO., LTD.
发明人：溫曉青 WEN, XIAOQING , 原誠司 KAJIHARA, SEIJI , 宮瀨紘平 MIYASE, KOHEI , 皆本義弘 MINAMOTO, YOSHIHIRO , 伊達博 DATE, HIROSHI
IPC分类号： G01R , G11C
CPC分类号： G11C29/10 , G01R31/31721 , G01R31/31813 , G01R31/31917 , G11C29/56004
摘要：本發明的課題為提供一種產生裝置等,產生可有效地削減擷取時的功率消耗的測試向量。本發明的解決手段為一種產生裝置100,係對邏輯電路分配邏輯値至包含於測試立方之複數個未定値位元,產生測試向量,包含:選擇部101,由複數個未定値位元之中選擇一個分配對象未定値位元;擷取轉變數數値化部103,計算由包含未定値位元之測試立方產生的擷取轉變數;以及邏輯値分配部105,對分配邏輯値0至被選擇的分配對象未定値位元而得的第一測試立方,與分配邏輯値1而得的第二測試立方,適用擷取轉變數數値化部103,比較由第一測試立方產生的擷取轉變數與由第二測試立方產生的擷取轉變數,分配對應較少者之邏輯値至被選擇的分配對象未定値位元。
简体摘要：本发明的课题为提供一种产生设备等,产生可有效地削减截取时的功率消耗的测试矢量。本发明的解决手段为一种产生设备100,系对逻辑电路分配逻辑値至包含于测试立方之复数个未定値比特,产生测试矢量,包含:选择部101,由复数个未定値比特之中选择一个分配对象未定値比特;截取转变量数値化部103,计算由包含未定値比特之测试立方产生的截取转变量;以及逻辑値分配部105,对分配逻辑値0至被选择的分配对象未定値比特而得的第一测试立方,与分配逻辑値1而得的第二测试立方,适用截取转变量数値化部103,比较由第一测试立方产生的截取转变量与由第二测试立方产生的截取转变量,分配对应较少者之逻辑値至被选择的分配对象未定値比特。

30. 发明专利

TW200818202A 測試圖樣產生電路及具有測試圖樣產生電路之半導體記憶體裝置 TEST PATTERN GENERATING CIRCUIT AND SEMICONDUCTOR MEMORY DEVICE HAVING THE SAME 审中-公开
简体标题：测试图样产生电路及具有测试图样产生电路之半导体内存设备 TEST PATTERN GENERATING CIRCUIT AND SEMICONDUCTOR MEMORY DEVICE HAVING THE SAME
公开(公告)号：TW200818202A
公开(公告)日：2008-04-16
申请号：TW096130903
申请日：2007-08-21
申请人：三星電子股份有限公司 SAMSUNG ELECTRONICS CO., LTD.
发明人：朴煥旭 PARK, HWAN-WOOK , 張永旭 CHANG, YOUNG-UK
IPC分类号： G11C
CPC分类号： G11C29/14 , G11C29/10 , G11C29/1201 , G11C29/56004 , G11C2029/3602
摘要：本發明提供一種產生具有各種類型及長度之測試圖樣之測試圖樣產生電路及一種使用該測試圖樣產生電路執行一測試操作之半導體記憶體裝置。該測試圖樣產生電路包括:複數個暫存器區塊,其接收經由一輸入/輸出墊自一外部測試器輸入之測試信號,且與一低頻率第一時脈信號同步將該等測試信號載入至該等暫存器區塊內;一暫存器區塊控制單元,其控制該等暫存器區塊之啓動;及一輸出單元,其連接至該等暫存器區塊,且與一高頻率時脈信號同步輸出載入至該等暫存器區塊內之該等信號作為測試圖樣。
简体摘要：本发明提供一种产生具有各种类型及长度之测试图样之测试图样产生电路及一种使用该测试图样产生电路运行一测试操作之半导体内存设备。该测试图样产生电路包括:复数个寄存器区块,其接收经由一输入/输出垫自一外部测试器输入之测试信号,且与一低频率第一时脉信号同步将该等测试信号加载至该等寄存器区块内;一寄存器区块控制单元,其控制该等寄存器区块之启动;及一输出单元,其连接至该等寄存器区块,且与一高频率时脉信号同步输出加载至该等寄存器区块内之该等信号作为测试图样。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式