专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明专利

TWI485408B 用於量測電容之裝置有权
简体标题：用于量测电容之设备
公开(公告)号：TWI485408B
公开(公告)日：2015-05-21
申请号：TW102125273
申请日：2008-01-10
申请人：微晶片科技公司 , MICROCHIP TECHNOLOGY INCORPORATED
发明人：巴特林詹姆士E , BARTLING, JAMES E.
IPC分类号： G01R22/00
CPC分类号： G01R27/2605 , G01R29/023 , G01R31/2884 , G01R31/3167 , G01R31/31725 , G01R31/31727 , G04F10/04 , G04F10/105

22. 发明专利

TW201346277A 用於量測長時間週期之裝置及方法审中-公开
简体标题：用于量测长时间周期之设备及方法
公开(公告)号：TW201346277A
公开(公告)日：2013-11-16
申请号：TW102125272
申请日：2008-01-10
申请人：微晶片科技公司 , MICROCHIP TECHNOLOGY INCORPORATED
发明人：巴特林詹姆士E , BARTLING, JAMES E.
IPC分类号： G01R22/00
CPC分类号： G01R27/2605 , G01R29/023 , G01R31/2884 , G01R31/3167 , G01R31/31725 , G01R31/31727 , G04F10/04 , G04F10/105
摘要：藉由在一事件期間自一恆定電流源將一已知值電容器充電來判定該事件之一時間週期。該電容器上之所得電壓係與該事件時間週期成比例且可自該所得電壓及已知電容值予以計算。藉由在一已知時間週期期間自一恆定電流源將一電容器充電來量測電容。該電容器上之所得電壓係與其電容成比例且可自該所得電壓及已知時間週期予以計算。可藉由在事件開始時將一第一電容器充電及在事件終止時將一第二電容器充電同時計數其間之時脈時間來量測一長時間週期事件。藉由在一事件開始及終止時充電在第一電容器及第二電容器上之電壓同時比較其上之電壓與一參考電壓來完成該事件之延遲。
简体摘要：借由在一事件期间自一恒定电流源将一已知值电容器充电来判定该事件之一时间周期。该电容器上之所得电压系与该事件时间周期成比例且可自该所得电压及已知电容值予以计算。借由在一已知时间周期期间自一恒定电流源将一电容器充电来量测电容。该电容器上之所得电压系与其电容成比例且可自该所得电压及已知时间周期予以计算。可借由在事件开始时将一第一电容器充电及在事件终止时将一第二电容器充电同时计数其间之时脉时间来量测一长时间周期事件。借由在一事件开始及终止时充电在第一电容器及第二电容器上之电压同时比较其上之电压与一参考电压来完成该事件之延迟。

23. 发明专利

TWI409623B 監控數位系統可靠度的系統及方法失效
简体标题：监控数码系统可靠度的系统及方法
公开(公告)号：TWI409623B
公开(公告)日：2013-09-21
申请号：TW097112967
申请日：2008-04-10
申请人：萬國商業機器公司 , INTERNATIONAL BUSINESS MACHINES CORPORATION
发明人：金大益 , KIM, DAE IK , 金鍾海 , KIM, JONGHAE , 金穆吉 , KIM, MOON JU , 詹姆士R 姆利克 , MOULIC, JAMES R. , 宋紅花 , SONG, HONG HUA
IPC分类号： G06F11/00
CPC分类号： G01R31/31937 , G01R31/31725

24. 发明专利

TW201323900A 連接電阻與電容分析的系統與方法审中-公开
简体标题：连接电阻与电容分析的系统与方法
公开(公告)号：TW201323900A
公开(公告)日：2013-06-16
申请号：TW101126523
申请日：2012-07-23
申请人：輝達公司 , NVIDIA CORPORATION
发明人：波普渥奇區賈各 , POPPE, WOJCIECH JAKUB , 艾爾金伊萊斯 , ELKIN, ILYAS , 嘉普塔普尼特 , GUPTA, PUNEET
IPC分类号： G01R31/28
CPC分类号： H03K3/0315 , G01R31/2831 , G01R31/31725 , H01L22/34 , H01L2924/0002 , H01L2924/00
摘要：所描述系統及方法可幫助裝置參數的檢查，其包括對延遲之相對支配特性影響的分析。在一具體實施例中，至少某些連接元件(例如金屬層佈線、軌跡、線路等)對延遲具有相對支配性的影響，且延遲係部分為連接元件之電容及電阻兩者的函數。在一具體實施例中，系統包含複數個支配特性振盪環，其中複數個支配特性振盪環之每一各別之一係包括一各別支配特性。可執行額外的分析，將支配特性延遲影響結果與元件製造及操作相關聯。
简体摘要：所描述系统及方法可帮助设备参数的检查，其包括对延迟之相对支配特性影响的分析。在一具体实施例中，至少某些连接组件(例如金属层布线、轨迹、线路等)对延迟具有相对支配性的影响，且延迟系部分为连接组件之电容及电阻两者的函数。在一具体实施例中，系统包含复数个支配特性振荡环，其中复数个支配特性振荡环之每一各别之一系包括一各别支配特性。可运行额外的分析，将支配特性延迟影响结果与组件制造及操作相关联。

25. 发明专利

TWI384239B 測試裝置以及測試方法有权
简体标题：测试设备以及测试方法
公开(公告)号：TWI384239B
公开(公告)日：2013-02-01
申请号：TW095112808
申请日：2006-04-11
申请人：愛德萬測試股份有限公司 , ADVANTEST CORPORATION
发明人：古川靖夫 , FURUKAWA, YASUO
IPC分类号： G01R31/26
CPC分类号： G11C29/02 , G01R31/31725 , G11C29/025 , G11C29/50012

26. 发明专利

TWI374284B 邏輯測試機以及同時量測多個受測裝置之延遲時間的方法 LOGIC TESTER AND METHOD FOR SIMULTANEOUSLY MEASURING DELAY PERIODS OF MULTIPLE TESTED DEVICES 失效
简体标题：逻辑测试机以及同时量测多个受测设备之延迟时间的方法 LOGIC TESTER AND METHOD FOR SIMULTANEOUSLY MEASURING DELAY PERIODS OF MULTIPLE TESTED DEVICES
公开(公告)号：TWI374284B
公开(公告)日：2012-10-11
申请号：TW097148892
申请日：2008-12-16
申请人：普誠科技股份有限公司
发明人：吳永裕 , 陳輝煌
IPC分类号： G01R
CPC分类号： G01R31/31926 , G01R31/31725
摘要：本發明提供一種邏輯測試機。於一實施例中，該邏輯測試機耦接至多個受測裝置，包括一函數產生器以及一波形比較器。該函數產生器產生一起始碼序列輸入至該等受測裝置以使該等受測裝置之多個輸出信號固定為一第一值，以及產生一工作碼序列輸入至該等受測裝置以觸發該等受測裝置之該等輸出信號自該第一值轉變為一第二值。該波形比較器當該工作碼序列輸入完畢時轉換該等受測裝置之該等輸出信號為多個位元流，分別計算該等位元流中對應於該第一值之位元數目，依據該等位元數目分別估計該等受測裝置之延遲時間，以及輸出該等受測裝置之該等延遲時間。
简体摘要：本发明提供一种逻辑测试机。于一实施例中，该逻辑测试机耦接至多个受测设备，包括一函数产生器以及一波形比较器。该函数产生器产生一起始码串行输入至该等受测设备以使该等受测设备之多个输出信号固定为一第一值，以及产生一工作码串行输入至该等受测设备以触发该等受测设备之该等输出信号自该第一值转变为一第二值。该波形比较器当该工作码串行输入完毕时转换该等受测设备之该等输出信号为多个比特流，分别计算该等比特流中对应于该第一值之比特数目，依据该等比特数目分别估计该等受测设备之延迟时间，以及输出该等受测设备之该等延迟时间。

27. 发明专利

TWI329997B 自我測試的數位鎖相迴路及其方法 SELF-TEST DIGITAL PHASE-LOCKED LOOP AND METHOD THEREOF 有权
简体标题：自我测试的数码锁相回路及其方法 SELF-TEST DIGITAL PHASE-LOCKED LOOP AND METHOD THEREOF
公开(公告)号：TWI329997B
公开(公告)日：2010-09-01
申请号：TW095136702
申请日：2006-10-03
申请人：鈺創科技股份有限公司
发明人：李銘富
IPC分类号： H03L
CPC分类号： H03L7/08 , G01R31/31725 , G01R31/31727 , G01R31/3187 , H03L7/0991
摘要：一種鎖相迴路(PLL)裝置係利用一數位控制單元，以執行一穩定的鎖相及自我測試。鎖相迴路(PLL)電路內部會產生一組數位參數，該組數位參數可作為測試的基礎。因此，可藉由一種數位方法來測試鎖相迴路(PLL)，此方法有別於傳統的類比方法。另外，本發明亦提供一種鎖相迴路機制，係包含三種操作模式和一套資料產生的步驟，而當鎖相迴路(PLL)運作時，資料擷取電路會擷取其產生之有用資料。
简体摘要：一种锁相回路(PLL)设备系利用一数码控制单元，以运行一稳定的锁相及自我测试。锁相回路(PLL)电路内部会产生一组数码参数，该组数码参数可作为测试的基础。因此，可借由一种数码方法来测试锁相回路(PLL)，此方法有别于传统的模拟方法。另外，本发明亦提供一种锁相回路机制，系包含三种操作模式和一套数据产生的步骤，而当锁相回路(PLL)运作时，数据截取电路会截取其产生之有用数据。

28. 发明专利

TW201028710A 半導體裝置特性之測量設備與方法 APPARATUS AND METHOD FOR MEASURING CHARACTERISTICS OF SEMICONDUCTOR DEVICE 审中-公开
简体标题：半导体设备特性之测量设备与方法 APPARATUS AND METHOD FOR MEASURING CHARACTERISTICS OF SEMICONDUCTOR DEVICE
公开(公告)号：TW201028710A
公开(公告)日：2010-08-01
申请号：TW098145381
申请日：2009-12-28
申请人：東部高科股份有限公司
发明人：朴燦滸 , 鄭源永
IPC分类号： G01R
CPC分类号： G01R31/31725
摘要：本發明揭露了一種半導體裝置特性測量設備，這種半導體裝置特性測量設備係包含：第一個至第M個匱乏裝置，係用於依據可變第一供電電壓對偏置電壓改變做出響應而發生偏置，藉以改變流經這些匱乏裝置中所包含之半導體裝置的電流，其中M為不小於1的正整數；多條互連導線，係用於使第一個至第M個匱乏裝置相互連接；以及測量單元，係透過對透過匱乏裝置之半導體裝置所產生的延遲時間以及透過使由等互連導線所產生之延遲時間與由半導體裝置所產生之延遲時間所產生的延遲時間中的至少一個延遲時間進行測量。進而，可依據製造製程與技術的發展在實際晶片中所展示的不同狀況中對測量結果進行更為精確的分析。藉以更有效地提供建模基礎，以展現其中所形成的更為複雜之半導體裝置與互連導線呈耦合幾何圖形的狀況，藉以為不同工具之改進提供建模基礎。
简体摘要：本发明揭露了一种半导体设备特性测量设备，这种半导体设备特性测量设备系包含：第一个至第M个匮乏设备，系用于依据可变第一供电电压对偏置电压改变做出响应而发生偏置，借以改变流经这些匮乏设备中所包含之半导体设备的电流，其中M为不小于1的正整数；多条互连导线，系用于使第一个至第M个匮乏设备相互连接；以及测量单元，系透过对透过匮乏设备之半导体设备所产生的延迟时间以及透过使由等互连导线所产生之延迟时间与由半导体设备所产生之延迟时间所产生的延迟时间中的至少一个延迟时间进行测量。进而，可依据制造制程与技术的发展在实际芯片中所展示的不同状况中对测量结果进行更为精确的分析。借以更有效地提供建模基础，以展现其中所形成的更为复杂之半导体设备与互连导线呈耦合几何图形的状况，借以为不同工具之改进提供建模基础。

29. 发明专利

TW200933160A 信號自動判斷方法與時序差異自動量測方法 AUTOMATIC SIGNAL IDENTIFYING METHOD AND SIGNAL SKEW MEASUREMENT METHOD 审中-公开
简体标题：信号自动判断方法与时序差异自动量测方法 AUTOMATIC SIGNAL IDENTIFYING METHOD AND SIGNAL SKEW MEASUREMENT METHOD
公开(公告)号：TW200933160A
公开(公告)日：2009-08-01
申请号：TW097103468
申请日：2008-01-30
申请人：華碩電腦股份有限公司 ASUSTEK COMPUTER INC.
发明人：王上意 WANG, SHABG YI
IPC分类号： G01R
CPC分类号： G01R31/31725
摘要：當以示波器進行自動信號時序差異時,擷取第一待測信號之信號中心點;並擷取第二待測信號之第一取樣點與第二取樣點;比較門檻値與第二待測信號之此兩取樣點間之電壓差,以判斷並擷取出第二待測信號之上升信號中心點與下降信號中心點。如此,即可根據第一待測信號之信號中心點、第二待測信號之上升信號中心點與下降信號中心點間之關係,來計算出第一待測信號與第二待測信號間之時序差異。
简体摘要：当以示波器进行自动信号时序差异时,截取第一待测信号之信号中心点;并截取第二待测信号之第一采样点与第二采样点;比较门槛値与第二待测信号之此两采样点间之电压差,以判断并截取出第二待测信号之上升信号中心点与下降信号中心点。如此,即可根据第一待测信号之信号中心点、第二待测信号之上升信号中心点与下降信号中心点间之关系,来计算出第一待测信号与第二待测信号间之时序差异。

30. 发明专利

TWI299793B 測試電路、延遲電路、時脈產生電路及影像感測器 TEST CIRCUIT, DELAY CIRCUIT, CLOCK GENERATING CIRCUIT, AND IMAGE SENSOR 失效
简体标题：测试电路、延迟电路、时脉产生电路及影像传感器 TEST CIRCUIT, DELAY CIRCUIT, CLOCK GENERATING CIRCUIT, AND IMAGE SENSOR
公开(公告)号：TWI299793B
公开(公告)日：2008-08-11
申请号：TW095123263
申请日：2006-06-28
申请人：夏普股份有限公司 SHARP KABUSHIKI KAISHA
发明人：島本行博 SHIMAMOTO, YUKIHIRO
IPC分类号： G01R
CPC分类号： H03L7/06 , G01R31/3016 , G01R31/31725 , G01R31/31727
摘要：本發明所記載之測試電路包含:延遲電路11,其係可控制延遲時間;相位比較電路12,其係比較測試對象之時脈信號S0的相位、及以延遲電路11延遲時脈信號S0而成之延遲時脈信號S1的相位;次數計數器13,其係計算來自相位比較電路12之對於特定比較結果之輸出次數;信號切換電路14,其係將輸入延遲電路11之信號由時脈信號S0切換成經由延遲電路11之滿足振盪條件之延遲信號而形成環型振盪器;及頻率測定電路15,其係測定在環型振盪器形成時之振盪頻率;且延遲電路11含有將可變延遲單元複數個串聯而成之可變延遲電路部17,並構成為可各別控制可變延遲單元之延遲時間。
简体摘要：本发明所记载之测试电路包含:延迟电路11,其系可控制延迟时间;相位比较电路12,其系比较测试对象之时脉信号S0的相位、及以延迟电路11延迟时脉信号S0而成之延迟时脉信号S1的相位;次数计数器13,其系计算来自相位比较电路12之对于特定比较结果之输出次数;信号切换电路14,其系将输入延迟电路11之信号由时脉信号S0切换成经由延迟电路11之满足振荡条件之延迟信号而形成环型振荡器;及频率测定电路15,其系测定在环型振荡器形成时之振荡频率;且延迟电路11含有将可变延迟单元复数个串联而成之可变延迟电路部17,并构成为可各别控制可变延迟单元之延迟时间。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式