会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 13. 发明专利
      TW201445936A 可動態切換主節點的伺服器系統及動態切換主節點的方法 审中-公开
    • 可動態切換主節點的伺服器系統及動態切換主節點的方法
    • 可动态切换主节点的服务器系统及动态切换主节点的方法
    • TW201445936A
    • 2014-12-01
    • TW102117510
    • 2013-05-17
    • 鴻海精密工業股份有限公司 , HON HAI PRECISION INDUSTRY CO., LTD.
    • 謝忠仁 , HSIEH, CHUNG JEN
    • H04L12/911 , H04L12/24
    • G06F13/362
    • 一種可動態切換主節點的伺服器系統，包括多個節點、I2C多路器及內嵌模組，每一節點均包括BMC，該多個節點中的其中一個節點被設為主節點。I2C多路器與各個節點的BMC連接，內嵌模組將I2C多路器與主節點連接的通道設為有效通信通道。內嵌模組通過I2C多路器與當前主節點的BMC保持通信，並持續獲取當前主節點的各項狀態資訊。內嵌模組在當前主節點不運行或運行狀態異常時，將其他節點中的一個節點設置為新的主節點，並將該I2C多路器的有效通信通道切換至該新的主節點的BMC。本發明還提供一種動態切換主節點的方法。
    • 一种可动态切换主节点的服务器系统，包括多个节点、I2C多路器及内嵌模块，每一节点均包括BMC，该多个节点中的其中一个节点被设为主节点。I2C多路器与各个节点的BMC连接，内嵌模块将I2C多路器与主节点连接的信道设为有效通信信道。内嵌模块通过I2C多路器与当前主节点的BMC保持通信，并持续获取当前主节点的各项状态信息。内嵌模块在当前主节点不运行或运行状态异常时，将其他节点中的一个节点设置为新的主节点，并将该I2C多路器的有效通信信道切换至该新的主节点的BMC。本发明还提供一种动态切换主节点的方法。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 15. 发明专利
      TW201128398A 分散式系統中多個組件之同步動作 SYNCHRONISING ACTIVITIES OF VARIOUS COMPONENTS IN A DISTRIBUTED SYSTEM 审中-公开
    • 分散式系統中多個組件之同步動作 SYNCHRONISING ACTIVITIES OF VARIOUS COMPONENTS IN A DISTRIBUTED SYSTEM
    • 分佈式系统中多个组件之同步动作 SYNCHRONISING ACTIVITIES OF VARIOUS COMPONENTS IN A DISTRIBUTED SYSTEM
    • TW201128398A
    • 2011-08-16
    • TW099134937
    • 2010-10-13
    • ARM股份有限公司
    • 瑞歐克魯克斯彼得安德魯 , 馬修遜布魯斯詹姆斯 , 雷考克克里斯多夫威廉 , 格利森斯威特理察羅伊
    • G06F
    • G06F13/362 , G06F13/1621 , G06F13/1689 , G06F13/364
    • 本發明揭示一種用於透過一互連發出交易請求至一接收裝置的啟動裝置。該啟動裝置包括：至少一端口，用於自該互連接收請求並發出請求至該互連；一阻隔產生器，用於產生阻隔交易請求，該等阻隔交易請求指示該互連，透過該互連之一交易請求資訊流中之至少一些交易請求之一排序應透過不允許相對於該阻隔交易請求而言發生於該交易請求資訊流中之該交易請求之前的至少一些交易請求之重排序來維持；其中回應於一同步請求之接收，該同步請求查詢交易請求之至少一子集之進度，該啟動裝置係回應以執行交易請求之至少一子集中任何待決之交易請求、以於該阻隔產生器處產生一阻隔交易請求、以透過該至少一端口發出該阻隔交易請求至該互連，及回應於接收針對該阻隔交易請求之一回應而發出一認可訊號作為針對該同步請求之一回應。
    • 本发明揭示一种用于透过一互连发出交易请求至一接收设备的启动设备。该启动设备包括：至少一端口，用于自该互连接收请求并发出请求至该互连；一阻隔产生器，用于产生阻隔交易请求，该等阻隔交易请求指示该互连，透过该互连之一交易请求信息流中之至少一些交易请求之一排序应透过不允许相对于该阻隔交易请求而言发生于该交易请求信息流中之该交易请求之前的至少一些交易请求之重排序来维持；其中回应于一同步请求之接收，该同步请求查找交易请求之至少一子集之进度，该启动设备系回应以运行交易请求之至少一子集中任何待决之交易请求、以于该阻隔产生器处产生一阻隔交易请求、以透过该至少一端口发出该阻隔交易请求至该互连，及回应于接收针对该阻隔交易请求之一回应而发出一认可信号作为针对该同步请求之一回应。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 17. 发明专利
      TWI324730B 仲裁為基礎的電力管理 ARBITRATION BASED POWER MANAGEMENT 有权
    • 仲裁為基礎的電力管理 ARBITRATION BASED POWER MANAGEMENT
    • 仲裁为基础的电力管理 ARBITRATION BASED POWER MANAGEMENT
    • TWI324730B
    • 2010-05-11
    • TW094108461
    • 2005-03-18
    • 英特爾股份有限公司
    • 彼得 孟古亞
    • G06F
    • G06F13/362 , G06F1/3203 , G06F1/3253 , Y02D10/126 , Y02D10/151
    • 一具體實施例係涉及取決於耦接至匯流排的單元或裝置之進來的仲裁請求，來調整匯流排頻率。仲裁電路會監測每個請求者的請求率，而使匯流排頻率增加或降低，以符合所請求的頻寬準位。當頻寬需求增加時，匯流排頻率會增加。當頻寬需求降低時，匯流排頻率會降低，而使功率消耗降低。調整匯流排頻寬不需要軟體介入。 An embodiment involves throttling a bus frequency based upon incoming arbitration requests from units or devices coupled to a bus. Arbitration circuitry monitors request rates from each requestor and increases or decreases the bus frequency in order to meet the bandwidth levels requested. When the bandwidth requirements increase, the bus frequency increases. When the bandwidth requirements are reduced, the bus frequency is reduced to reduce power consumption.No software intervention is required to adjust the bus bandwidth. 【創作特點】 【發明內容及實施方式】
      一般而言，本發明的一實施例係涉及基於從耦接至匯流排之單元或裝置所送來的仲裁請求，來調整匯流排頻率。仲裁電路會監測來自於每個請求者的請求率，並且會使匯流排頻率增加或降低，以符合所請求的頻寬準位。當頻寬需求增加時，匯流排頻率會增加。當頻寬需求降低時，匯流排頻率會降低，藉此會降低功率消耗。
      可實施在此所述的實施例，以致於不需軟體介入(intervention)，來調整曾經初始配置的匯流排頻寬。軟體可用來控制附加到匯流排之個別單元或裝置的功率消耗。在所述的實施例中，匯流排頻率會基於請求率、請求裝置特性、以及頻寬需求，而獨立地調整。
      圖1係包括耦接至可變速度匯流排155之單元110、120、以及130的系統100之方塊圖。可變速度匯流排155的頻率係藉由時脈調整邏輯單元140的仲裁與匯流排時脈控制單元150而受到控制。
      單元110、120、以及130中的每一個係分別經由匯流排介面邏輯單元112、122、以及132而耦接至匯流排155。匯流排介面邏輯單元112、122、以及132會進一步耦接至仲裁與匯流排時脈控制單元150。每當單元110、120、以及130其中之一欲存取匯流排155時，請求會送到仲裁與匯流排時脈控制單元150。仲裁與匯流排時脈控制單元150不只可達成典型的仲裁功能，而且也可以追蹤單元110、120、以及130中的每一個多久會請求匯流排155的存取。仲裁與匯流排時脈控制單元150會指示時脈調整邏輯140，而根據基於單元110、120、以及130的請求率之單元110、120、以及130的頻寬需求，來調整匯流排155的頻率。時脈調整邏輯單元140會從系統時脈175中，得到用於匯流排155的時脈。
      單元110、120、以及130可以是種類繁多的功能單元中之任一種，包括（但不受限於）主處理器單元、視訊處理器單元、硬碟機控制單元、IEEE（電氣和電子工程師協會）1394控制器單元、週邊元件互連（Peripheral Component Interconnect，簡稱PCI）橋接單元、管理處理器單元、以及用於較慢的週邊裝置之輸入/輸出控制器單元。
      雖然系統100僅以耦接至匯流排155的三個功能單元來顯示，但是具有耦接至此匯流排之多樣可行數目的單元之其他實施例是可行的。另外，所顯示的系統100係實施於單一積體電路晶粒上，但是匯流排155係用來使離散裝置耦接在一起之其他實施例是可行的。
      系統100之某些可能的功能之一例現在會進行說明。對於此例而言，匯流排155對於每個10MHz的時脈速度，會達到100MB/s的資料量(throughput)。具有匯流排155之系統100會以全速初始化，對於此例而言，其為100MHz，其對應於匯流排155的1GB/s峰值頻寬。再者，對於此例而言，單元110為主處理器，單元120為視訊處理器，而單元130為IEEE 1394控制器。
      在初始化之後，仲裁與匯流排時脈控制單元150會識別出未從IEEE 1394控制器送來的請求，並且會識別出利用低於70%的仲裁區段(arbitration slot)。然後，仲裁與匯流排時脈控制單元150將會指示時脈調整邏輯單元140，將匯流排時脈頻率調低成70MHz。辨識區間為相關的實施，並且會基於合理有限數目的循序仲裁區段來實施。對於此例而言，辨識區間為128個仲裁區段。對於此例而言，每個仲裁區段可包含200個位元組，對於此例而言，其每秒會產生500k的仲裁區段。
      對於目前的例子而言，假設在後來的某一時間，仲裁與匯流排時脈控制單元150識別出主處理器單元110僅維持仲裁區段的10%，以及視訊處理器正使用所有區段的43%。匯流排運作在70MHz時，單元110及120總共會使用仲裁區段的53%。然後，仲裁與匯流排時脈控制單元150會指示時脈調整邏輯單元140，將匯流排時脈頻率降低成40MHz（剛好超過頻寬需求）。
      仲裁與匯流排時脈控制單元150會使用平均利用超時，或使用其他統計方法，來決定維持的頻寬需求。識別區間可以夠短（或許是1－10μs），以處理如來自於硬碟機控制器之短突發的動作。
      此外，仲裁與匯流排時脈控制單元150可識別出來自於等時性資料轉移控制器（如IEEE 1394控制器130）的請求。在此例中，仲裁與匯流排時脈控制單元150會增加匯流排時脈頻率，以確保有適當的頻寬，以符合等時性資料轉移。若等時性資料轉移回到閒置狀態，則仲裁與匯流排時脈控制單元150也會使匯流排時脈頻率降低。
      若系統100進入閒置狀態（其中，或許只有管理處理器為致能，並且次要週邊傳輸及主處理器傳輸正在進行），則匯流排頻率會降低到最小準位（或許是20MHz）。
      先前的例子係敘述系統100為具有在系統初始化之後，會立即以最大時脈頻率啟始之匯流排155。在系統初始化之後，會立即將可變速度匯流排155設定在其他頻率之其他實施例是可行的。例如，在一實施例中，匯流排頻率會設定在僅足以開機ROM的存取服務之頻率（或許是2MHz）。當其他單元變成致能時，仲裁與匯流排時脈控制單元150會增加匯流排頻率，以符合增加的頻寬需求。
      圖2係管理可變速度匯流排的功率之方法的一實施例之流程圖。在方塊210，從耦接至可變速度匯流排的單元中，會在仲裁器處，接收到一些請求。然後，在步驟220，會決定出用於耦接至可變速度匯流排的單元之請求率。在方塊230，可變速度匯流排的時脈頻率會取決於決定出來的請求率，而進行調整。以此方式，可變速度匯流排可運作在足以適當地服務請求的單元之頻率，而不會因為使匯流排運作在高於需求的頻率而浪費功率。與圖2有關之所述的實施例可擴展成包含耦接至可變速度匯流排的一些單元或裝置，其中仲裁器會追蹤每個單元或裝置的請求率。
      如以上討論所了解到的，所述的實施例會產生改善的能量效率，並且會降低全部的功率需求，而潛在地節省與熱（風扇，散熱片等）有關的其他系統成本。
      在上述的說明書中，本發明已參考其特定範例的實施例來進行說明。然而，將會顯然可知的是，在不脫離如後附申請專利範圍所提及之本發明的較廣泛精神及範圍之下，其可進行各種修飾及改變。因此，說明書及圖式係視為例示，而不是作為限制。
      「實施例」、「一實施例」、「某些實施例」、或「其他實施例」之說明書中的參考係意謂特定特性、結構、或與實施例有關之所述的特性會包含於本發明之至少某些實施例中，但未必是全部的實施例。「實施例」、「一實施例」、「某些實施例」、或「其他實施例」之各種出現方式未必完全參考相同實施例。
    • 一具体实施例系涉及取决于耦接至总线的单元或设备之进来的仲裁请求，来调整总线频率。仲裁电路会监测每个请求者的请求率，而使总线频率增加或降低，以符合所请求的带宽准位。当带宽需求增加时，总线频率会增加。当带宽需求降低时，总线频率会降低，而使功率消耗降低。调整总线带宽不需要软件介入。 An embodiment involves throttling a bus frequency based upon incoming arbitration requests from units or devices coupled to a bus. Arbitration circuitry monitors request rates from each requestor and increases or decreases the bus frequency in order to meet the bandwidth levels requested. When the bandwidth requirements increase, the bus frequency increases. When the bandwidth requirements are reduced, the bus frequency is reduced to reduce power consumption.No software intervention is required to adjust the bus bandwidth. 【创作特点】 【发明内容及实施方式】 一般而言，本发明的一实施例系涉及基于从耦接至总线之单元或设备所送来的仲裁请求，来调整总线频率。仲裁电路会监测来自于每个请求者的请求率，并且会使总线频率增加或降低，以符合所请求的带宽准位。当带宽需求增加时，总线频率会增加。当带宽需求降低时，总线频率会降低，借此会降低功率消耗。 可实施在此所述的实施例，以致于不需软件介入(intervention)，来调整曾经初始配置的总线带宽。软件可用来控制附加到总线之个别单元或设备的功率消耗。在所述的实施例中，总线频率会基于请求率、请求设备特性、以及带宽需求，而独立地调整。 图1系包括耦接至可变速度总线155之单元110、120、以及130的系统100之方块图。可变速度总线155的频率系借由时脉调整逻辑单元140的仲裁与总线时脉控制单元150而受到控制。 单元110、120、以及130中的每一个系分别经由总线界面逻辑单元112、122、以及132而耦接至总线155。总线界面逻辑单元112、122、以及132会进一步耦接至仲裁与总线时脉控制单元150。每当单元110、120、以及130其中之一欲存取总线155时，请求会送到仲裁与总线时脉控制单元150。仲裁与总线时脉控制单元150不只可达成典型的仲裁功能，而且也可以追踪单元110、120、以及130中的每一个多久会请求总线155的存取。仲裁与总线时脉控制单元150会指示时脉调整逻辑140，而根据基于单元110、120、以及130的请求率之单元110、120、以及130的带宽需求，来调整总线155的频率。时脉调整逻辑单元140会从系统时脉175中，得到用于总线155的时脉。 单元110、120、以及130可以是种类繁多的功能单元中之任一种，包括（但不受限于）主处理器单元、视频处理器单元、硬盘机控制单元、IEEE（电气和电子工程师协会）1394控制器单元、周边组件互连（Peripheral Component Interconnect，简称PCI）桥接单元、管理处理器单元、以及用于较慢的周边设备之输入/输出控制器单元。 虽然系统100仅以耦接至总线155的三个功能单元来显示，但是具有耦接至此总线之多样可行数目的单元之其他实施例是可行的。另外，所显示的系统100系实施於单一集成电路晶粒上，但是总线155系用来使离散设备耦接在一起之其他实施例是可行的。 系统100之某些可能的功能之一例现在会进行说明。对于此例而言，总线155对于每个10MHz的时脉速度，会达到100MB/s的数据量(throughput)。具有总线155之系统100会以全速初始化，对于此例而言，其为100MHz，其对应于总线155的1GB/s峰值带宽。再者，对于此例而言，单元110为主处理器，单元120为视频处理器，而单元130为IEEE 1394控制器。 在初始化之后，仲裁与总线时脉控制单元150会识别出未从IEEE 1394控制器送来的请求，并且会识别出利用低于70%的仲裁区段(arbitration slot)。然后，仲裁与总线时脉控制单元150将会指示时脉调整逻辑单元140，将总线时钟频率调低成70MHz。辨识区间为相关的实施，并且会基于合理有限数目的循序仲裁区段来实施。对于此例而言，辨识区间为128个仲裁区段。对于此例而言，每个仲裁区段可包含200个字节，对于此例而言，其每秒会产生500k的仲裁区段。 对于目前的例子而言，假设在后来的某一时间，仲裁与总线时脉控制单元150识别出主处理器单元110仅维持仲裁区段的10%，以及视频处理器正使用所有区段的43%。总线运作在70MHz时，单元110及120总共会使用仲裁区段的53%。然后，仲裁与总线时脉控制单元150会指示时脉调整逻辑单元140，将总线时钟频率降低成40MHz（刚好超过带宽需求）。 仲裁与总线时脉控制单元150会使用平均利用超时，或使用其他统计方法，来决定维持的带宽需求。识别区间可以够短（或许是1－10μs），以处理如来自于硬盘机控制器之短突发的动作。 此外，仲裁与总线时脉控制单元150可识别出来自于等时性数据转移控制器（如IEEE 1394控制器130）的请求。在此例中，仲裁与总线时脉控制单元150会增加总线时钟频率，以确保有适当的带宽，以符合等时性数据转移。若等时性数据转移回到闲置状态，则仲裁与总线时脉控制单元150也会使总线时钟频率降低。 若系统100进入闲置状态（其中，或许只有管理处理器为致能，并且次要周边传输及主处理器传输正在进行），则总线频率会降低到最小准位（或许是20MHz）。 先前的例子系叙述系统100为具有在系统初始化之后，会立即以最大时钟频率启始之总线155。在系统初始化之后，会立即将可变速度总线155设置在其他频率之其他实施例是可行的。例如，在一实施例中，总线频率会设置在仅足以开机ROM的存取服务之频率（或许是2MHz）。当其他单元变成致能时，仲裁与总线时脉控制单元150会增加总线频率，以符合增加的带宽需求。 图2系管理可变速度总线的功率之方法的一实施例之流程图。在方块210，从耦接至可变速度总线的单元中，会在仲裁器处，接收到一些请求。然后，在步骤220，会决定出用于耦接至可变速度总线的单元之请求率。在方块230，可变速度总线的时钟频率会取决于决定出来的请求率，而进行调整。以此方式，可变速度总线可运作在足以适当地服务请求的单元之频率，而不会因为使总线运作在高于需求的频率而浪费功率。与图2有关之所述的实施例可扩展成包含耦接至可变速度总线的一些单元或设备，其中仲裁器会追踪每个单元或设备的请求率。 如以上讨论所了解到的，所述的实施例会产生改善的能量效率，并且会降低全部的功率需求，而潜在地节省与热（风扇，散热片等）有关的其他系统成本。 在上述的说明书中，本发明已参考其特定范例的实施例来进行说明。然而，将会显然可知的是，在不脱离如后附申请专利范围所提及之本发明的较广泛精神及范围之下，其可进行各种修饰及改变。因此，说明书及图式系视为例示，而不是作为限制。 “实施例”、“一实施例”、“某些实施例”、或“其他实施例”之说明书中的参考系意谓特定特性、结构、或与实施例有关之所述的特性会包含于本发明之至少某些实施例中，但未必是全部的实施例。“实施例”、“一实施例”、“某些实施例”、或“其他实施例”之各种出现方式未必完全参考相同实施例。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 18. 发明专利
      TWI324305B 嵌入式系統及其緩衝器尺寸決定方法 EMBEDDED SYSTEM AND RELATED BUFFER SIZE DETERMINING METHOD THEREOF 有权
    • 嵌入式系統及其緩衝器尺寸決定方法 EMBEDDED SYSTEM AND RELATED BUFFER SIZE DETERMINING METHOD THEREOF
    • 嵌入式系统及其缓冲器尺寸决定方法 EMBEDDED SYSTEM AND RELATED BUFFER SIZE DETERMINING METHOD THEREOF
    • TWI324305B
    • 2010-05-01
    • TW095121164
    • 2006-06-14
    • 威盛電子股份有限公司
    • 蔡文宗 , 徐榮燦
    • G06F
    • G06F13/362
    • 本發明提供一種緩衝器尺寸(Buffer size)決定方法，用於一嵌入式系統，此方法包含以下步驟。首先，測量一緩衝器充填時間(buffer fill time,BFT)與一反應延遲時間(request response time,RRT)；接著，計算一媒體資料率(media data rate,MDR)以及複數個裝置之數目(number of bus master,NBM)；最後，依據此緩衝器充填時間、此反應延遲時間、此媒體資料率、與此等裝置之數目以決定此等裝置中，每一緩衝器之尺寸。 A method for determining buffer size of devices in an embedded system is disclosed. The method includes the following steps. First, a buffer fill time (BFT) and a request response time (RRT) are determined. Next, a media data rate (MDR) and number of bus masters (NBM) are calculated. Finally, a minimum buffer size of a device is determined according to the BFT, the RRT, the MDR and NBM of the system. 【創作特點】 有鑑於此，本發明之目的之一即在於提供一種有效決定緩衝器尺寸的方法，並應用本發明的匯流排仲裁法則，可以有效縮小緩衝器尺寸，同時避免上述緩衝器失效情形的發生。
      基於上述目的，本發明提供一種緩衝器尺寸決定方法，用於一嵌入式系統，此方法包含以下步驟。首先，測量一緩衝器充填時間(buffer fill time,BFT)與一反應延遲時間(request response time,RRT)，其中，此緩衝器充填時間為每次將一匯流排資料送到一緩衝器中所需的時間，且此緩衝器發出一要求信號，而此反應延遲時間為回應此要求信號之一反應時間，且此反應時間包含裝置反應、一仲裁器(arbiter)切換此匯流排之使用權以及透過一橋接器將此匯流排資料前傳所需的延遲時間。接著，計算一媒體資料率(media data rate,MDR)以及複數個裝置之數目(number of bus master,NBM)，此媒體資料率為在每個存取週期中，將此緩衝器的資料送出到傳輸媒體的最大資料傳輸速率。最後，依據此緩衝器充填時間、此反應延遲時間、此媒體資料率、與此等裝置之數目以決定此等裝置中，每一緩衝器之尺寸。
      本發明另提供一種嵌入式系統，包含一匯流排、複數個裝置以及一仲裁器。每一裝置包含一緩衝器以及一存活值，用來記錄相應之緩衝器的目前狀態。其中，每一裝置之緩衝器之尺寸係依據相應此嵌入式系統之一緩衝器充填時間、一反應延遲時間、一媒體資料率、與此等裝置之數目所決定。仲裁器接收由每一裝置所傳送之複數要求信號，在一存取週期中依據每一裝置之存活值選擇裝置中之其中一者來透過此匯流排存取資料。其中，被選取之裝置具有最小之存活值。
      為使本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下。
    • 本发明提供一种缓冲器尺寸(Buffer size)决定方法，用于一嵌入式系统，此方法包含以下步骤。首先，测量一缓冲器充填时间(buffer fill time,BFT)与一反应延迟时间(request response time,RRT)；接着，计算一媒体数据率(media data rate,MDR)以及复数个设备之数目(number of bus master,NBM)；最后，依据此缓冲器充填时间、此反应延迟时间、此媒体数据率、与此等设备之数目以决定此等设备中，每一缓冲器之尺寸。 A method for determining buffer size of devices in an embedded system is disclosed. The method includes the following steps. First, a buffer fill time (BFT) and a request response time (RRT) are determined. Next, a media data rate (MDR) and number of bus masters (NBM) are calculated. Finally, a minimum buffer size of a device is determined according to the BFT, the RRT, the MDR and NBM of the system. 【创作特点】 有鉴于此，本发明之目的之一即在于提供一种有效决定缓冲器尺寸的方法，并应用本发明的总线仲裁法则，可以有效缩小缓冲器尺寸，同时避免上述缓冲器失效情形的发生。 基于上述目的，本发明提供一种缓冲器尺寸决定方法，用于一嵌入式系统，此方法包含以下步骤。首先，测量一缓冲器充填时间(buffer fill time,BFT)与一反应延迟时间(request response time,RRT)，其中，此缓冲器充填时间为每次将一总线数据送到一缓冲器中所需的时间，且此缓冲器发出一要求信号，而此反应延迟时间为回应此要求信号之一反应时间，且此反应时间包含设备反应、一仲裁器(arbiter)切换此总线之使用权以及透过一桥接器将此总线数据前传所需的延迟时间。接着，计算一媒体数据率(media data rate,MDR)以及复数个设备之数目(number of bus master,NBM)，此媒体数据率为在每个存取周期中，将此缓冲器的数据送出到传输媒体的最大数据传输速率。最后，依据此缓冲器充填时间、此反应延迟时间、此媒体数据率、与此等设备之数目以决定此等设备中，每一缓冲器之尺寸。 本发明另提供一种嵌入式系统，包含一总线、复数个设备以及一仲裁器。每一设备包含一缓冲器以及一存活值，用来记录相应之缓冲器的目前状态。其中，每一设备之缓冲器之尺寸系依据相应此嵌入式系统之一缓冲器充填时间、一反应延迟时间、一媒体数据率、与此等设备之数目所决定。仲裁器接收由每一设备所发送之复数要求信号，在一存取周期中依据每一设备之存活值选择设备中之其中一者来透过此总线存取数据。其中，被选取之设备具有最小之存活值。 为使本发明之上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号