专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明专利

TW201334122A 隨機存取記憶體的製造方法审中-公开
简体标题：随机存取内存的制造方法
公开(公告)号：TW201334122A
公开(公告)日：2013-08-16
申请号：TW101103500
申请日：2012-02-03
申请人：華亞科技股份有限公司 , INOTERA MEMORIES, INC.
发明人：李宗翰 , LEE, TZUNG HAN , 黃仲麟 , HUANG, CHUNG LIN , 朱榮福 , CHU, RON FU
IPC分类号： H01L21/8242 , H01L27/108
CPC分类号： H01L27/10894 , H01L27/10823 , H01L27/10876 , H01L27/10885
摘要：本發明提出一種隨機存取記憶體的製造方法，其包括以下步驟：提供一半導體結構，其具有一陣列區及一空曠區。之後，同時形成多個第一溝槽在陣列區及形成多個第二溝槽在空曠區。接下來，形成一多晶矽層覆蓋在陣列區及空曠區上，且填充在第一溝槽及第二溝槽之中，再來，平坦化多晶矽層，以留下多晶矽層填充於第一溝槽及第二溝槽內。形成導電層在半導體結構上，並且圖案化導電層，以使導電層形成多個接合焊墊在陣列區上及形成多個位元線單元在空曠區上，最後形成多個電容單元以電性連接接合焊墊。
简体摘要：本发明提出一种随机存取内存的制造方法，其包括以下步骤：提供一半导体结构，其具有一数组区及一空旷区。之后，同时形成多个第一沟槽在数组区及形成多个第二沟槽在空旷区。接下来，形成一多晶硅层覆盖在数组区及空旷区上，且填充在第一沟槽及第二沟槽之中，再来，平坦化多晶硅层，以留下多晶硅层填充于第一沟槽及第二沟槽内。形成导电层在半导体结构上，并且图案化导电层，以使导电层形成多个接合焊垫在数组区上及形成多个比特线单元在空旷区上，最后形成多个电容单元以电性连接接合焊垫。

12. 发明专利

TW201330285A 具有強健型環溝結構的記憶體電容及其製造方法审中-公开
简体标题：具有强健型环沟结构的内存电容及其制造方法
公开(公告)号：TW201330285A
公开(公告)日：2013-07-16
申请号：TW101100351
申请日：2012-01-04
申请人：華亞科技股份有限公司 , INOTERA MEMORIES, INC.
发明人：李宗翰 , LEE, TZUNG HAN , 黃仲麟 , HUANG, CHUNG LIN , 朱榮福 , CHU, RON FU
IPC分类号： H01L29/92 , H01L21/8239
CPC分类号： H01L28/91 , H01L27/10852
摘要：一種具有強健型環溝結構的記憶體電容之製造方法，其主要包括提供一半導體基板，首先形成一圖形化之犧牲層於該半導體基板上，該圖形化之犧牲層包含有一環溝，且該環溝用以區隔一陣列區及一空曠區，接著形成一支撐層於該圖形化之犧牲層上並填滿該環溝，隨後形成複數列電容溝槽於該半導體基板上，且該些電容溝槽貫穿所述陣列區中之該支撐層及該犧牲層，最後形成一導電層於該支撐層上且覆蓋於該些電容溝槽之內壁面及該半導體基板上。
简体摘要：一种具有强健型环沟结构的内存电容之制造方法，其主要包括提供一半导体基板，首先形成一图形化之牺牲层于该半导体基板上，该图形化之牺牲层包含有一环沟，且该环沟用以区隔一数组区及一空旷区，接着形成一支撑层于该图形化之牺牲层上并填满该环沟，随后形成复数列电容沟槽于该半导体基板上，且该些电容沟槽贯穿所述数组区中之该支撑层及该牺牲层，最后形成一导电层于该支撑层上且覆盖于该些电容沟槽之内壁面及该半导体基板上。

13. 发明专利

TWI488182B 高介電金屬閘極隨機存取記憶體有权
简体标题：高介电金属闸极随机存取内存
公开(公告)号：TWI488182B
公开(公告)日：2015-06-11
申请号：TW101100354
申请日：2012-01-04
申请人：華亞科技股份有限公司 , INOTERA MEMORIES, INC.
发明人：李宗翰 , LEE, TZUNG HAN , 黃仲麟 , HUANG, CHUNG LIN , 朱榮福 , CHU, RON FU
IPC分类号： G11C11/40
CPC分类号： H01L27/10873 , H01L27/10885 , H01L27/10891

14. 发明专利

TWI473275B 具有強健型環溝結構的記憶體電容之製造方法有权
简体标题：具有强健型环沟结构的内存电容之制造方法
公开(公告)号：TWI473275B
公开(公告)日：2015-02-11
申请号：TW101100351
申请日：2012-01-04
申请人：華亞科技股份有限公司 , INOTERA MEMORIES, INC.
发明人：李宗翰 , LEE, TZUNG HAN , 黃仲麟 , HUANG, CHUNG LIN , 朱榮福 , CHU, RON FU
IPC分类号： H01L29/92 , H01L21/8239
CPC分类号： H01L28/91 , H01L27/10852

15. 发明专利

TWI455246B 隔離區的形成方法及其結構有权
简体标题：隔离区的形成方法及其结构
公开(公告)号：TWI455246B
公开(公告)日：2014-10-01
申请号：TW101100050
申请日：2012-01-02
申请人：華亞科技股份有限公司 , INOTERA MEMORIES, INC.
发明人：李宗翰 , LEE, TZUNG HAN , 黃仲麟 , HUANG, CHUNG LIN , 朱榮福 , CHU, RON FU
IPC分类号： H01L21/762 , H01L21/761
CPC分类号： H01L21/76224

16. 发明专利

TWI447765B 具有多層電極結構之電容單元有权
简体标题：具有多层电极结构之电容单元
公开(公告)号：TWI447765B
公开(公告)日：2014-08-01
申请号：TW101100355
申请日：2012-01-04
申请人：華亞科技股份有限公司 , INOTERA MEMORIES, INC.
发明人：李宗翰 , LEE, TZUNG HAN , 黃仲麟 , HUANG, CHUNG LIN , 朱榮福 , CHU, RON FU
IPC分类号： H01G5/011
CPC分类号： H01L27/1085 , H01L28/75 , H01L29/92 , H01L29/94

17. 发明专利

TW201329975A 高介電金屬閘極隨機存取記憶體审中-公开
简体标题：高介电金属闸极随机存取内存
公开(公告)号：TW201329975A
公开(公告)日：2013-07-16
申请号：TW101100354
申请日：2012-01-04
申请人：華亞科技股份有限公司 , INOTERA MEMORIES, INC.
发明人：李宗翰 , LEE, TZUNG HAN , 黃仲麟 , HUANG, CHUNG LIN , 朱榮福 , CHU, RON FU
IPC分类号： G11C11/40
CPC分类号： H01L27/10873 , H01L27/10885 , H01L27/10891
摘要：本發明提出一種高介電金屬閘極隨機存取記憶體，其包括基底、多個位元線單元、多個源極區、多個閘極結構、多個汲極區、多個字元線單元及多個電容單元。基底具有多個溝槽，位元線單元設置於基底上。源極區設置於位元線單元上，源極區上則設置閘極結構，閘極結構則是由金屬閘極及通道區所組成，其中通道區位於金屬閘極內，閘極結構上端連接汲極區。字元線單元通過多個源極區及多個汲極區這兩者之間，且字元線單元包覆部份閘極結構的外圍，以及電容單元下端連接該汲極區。本發明另提出一種高介電金屬閘極隨機存取記憶體，其將汲極區及部分金屬閘極設置於電容單元內，並將汲極區當成電容單元的下電極層。
简体摘要：本发明提出一种高介电金属闸极随机存取内存，其包括基底、多个比特线单元、多个源极区、多个闸极结构、多个汲极区、多个字符线单元及多个电容单元。基底具有多个沟槽，比特线单元设置于基底上。源极区设置于比特线单元上，源极区上则设置闸极结构，闸极结构则是由金属闸极及信道区所组成，其中信道区位于金属闸极内，闸极结构上端连接汲极区。字符线单元通过多个源极区及多个汲极区这两者之间，且字符线单元包覆部份闸极结构的外围，以及电容单元下端连接该汲极区。本发明另提出一种高介电金属闸极随机存取内存，其将汲极区及部分金属闸极设置于电容单元内，并将汲极区当成电容单元的下电极层。

18. 发明专利

TW201312734A 快閃記憶體結構审中-公开
简体标题：闪存结构
公开(公告)号：TW201312734A
公开(公告)日：2013-03-16
申请号：TW100133046
申请日：2011-09-14
申请人：華亞科技股份有限公司 , INOTERA MEMORIES, INC.
发明人：李宗翰 , LEE, TZUNG HAN , 黃仲麟 , HUANG, CHUNG LIN , 朱榮福 , CHU, RON FU , 劉大維 , LIU, DAH WEI
IPC分类号： H01L27/115 , H01L29/792
CPC分类号： H01L21/28273 , H01L27/11521
摘要：一種快閃記憶體結構，包含有：一半導體基底；一閘極介電層，設於該半導體基底上；一浮置閘極，設於該閘極介電層上；一電容介電層，共形地覆蓋住該浮置閘極，並構成一頂面以及四個側壁面；以及一孤立的導電帽蓋層，覆蓋住該電容介電層的該頂面及該四個側壁面。
简体摘要：一种闪存结构，包含有：一半导体基底；一闸极介电层，设于该半导体基底上；一浮置闸极，设于该闸极介电层上；一电容介电层，共形地覆盖住该浮置闸极，并构成一顶面以及四个侧壁面；以及一孤立的导电帽盖层，覆盖住该电容介电层的该顶面及该四个侧壁面。

19. 发明专利

TW201306182A 用於提升資料讀寫可靠度的ＮＡＮＤ型快閃記憶體审中-公开
简体标题：用于提升数据读写可靠度的ＮＡＮＤ型闪存
公开(公告)号：TW201306182A
公开(公告)日：2013-02-01
申请号：TW100126960
申请日：2011-07-29
申请人：華亞科技股份有限公司 , INOTERA MEMORIES, INC.
发明人：李宗翰 , LEE, TZUNG HAN , 黃仲麟 , HUANG, CHUNG LIN , 朱榮福 , CHU, RON FU
IPC分类号： H01L21/8247 , H01L27/115
CPC分类号： H01L27/11521 , H01L29/42328 , H01L29/7887
摘要：一種用於提升資料讀寫可靠度的NAND型快閃記憶體，其包括：一半導體基板單元、一基層單元、及多個資料儲存單元。半導體基板單元包括一半導體基板。基層單元包括一成形於半導體基板上的第一介電層。上述多個資料儲存單元彼此相鄰且成形於第一介電層上。每一個資料儲存單元包括兩個成形於第一介電層上的浮置閘極、兩個分別成形於兩個浮置閘極上的閘間介電層、兩個分別成形於兩個閘間介電層上的控制閘極、一成形於第一介電層上且位於兩個浮置閘極之間、兩個閘間介電層、及兩個控制閘極之間的第二介電層、及一成形於第一介電層上且圍繞並緊連兩個浮置閘極、兩個閘間介電層、及兩個控制閘極的第三介電層。
简体摘要：一种用于提升数据读写可靠度的NAND型闪存，其包括：一半导体基板单元、一基层单元、及多个数据存储单元。半导体基板单元包括一半导体基板。基层单元包括一成形于半导体基板上的第一介电层。上述多个数据存储单元彼此相邻且成形于第一介电层上。每一个数据存储单元包括两个成形于第一介电层上的浮置闸极、两个分别成形于两个浮置闸极上的闸间介电层、两个分别成形于两个闸间介电层上的控制闸极、一成形于第一介电层上且位于两个浮置闸极之间、两个闸间介电层、及两个控制闸极之间的第二介电层、及一成形于第一介电层上且围绕并紧连两个浮置闸极、两个闸间介电层、及两个控制闸极的第三介电层。

20. 发明专利

TWI497713B 絕緣體的製作方法有权
简体标题：绝缘体的制作方法
公开(公告)号：TWI497713B
公开(公告)日：2015-08-21
申请号：TW100133049
申请日：2011-09-14
申请人：華亞科技股份有限公司 , INOTERA MEMORIES, INC.
发明人：李宗翰 , LEE, TZUNG HAN , 黃仲麟 , HUANG, CHUNG LIN , 朱榮福 , CHU, RON FU
IPC分类号： H01L29/772 , H01L29/78
CPC分类号： H01L27/105 , H01L21/76224 , H01L29/4236

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式