专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明专利

TWI524479B 製造一半導體基材的方法有权
简体标题：制造一半导体基材的方法
公开(公告)号：TWI524479B
公开(公告)日：2016-03-01
申请号：TW100111901
申请日：2011-04-06
申请人： SOITEC公司 , SOITEC
发明人：馬哲克勞斯 , MAZURE, CARLOS , 波得艾利康斯坦汀 , BOURDELLE, KONSTANTIN , 費蘭特理察 , FERRANT, RICHARD , 阮比希耶 , NGUYEN, BICH-YEN
IPC分类号： H01L21/84 , H01L23/544
CPC分类号： H01L21/76254 , H01L21/187 , H01L21/2007 , H01L21/76251

12. 发明专利

TW201340601A 多工器、查找表及ＦＰＧＡ审中-公开
简体标题：多任务器、查找表及ＦＰＧＡ
公开(公告)号：TW201340601A
公开(公告)日：2013-10-01
申请号：TW102105916
申请日：2013-02-20
申请人： SOITEC公司 , SOITEC
发明人：費蘭特理察 , FERRANT, RICHARD
IPC分类号： H03K17/62 , H03K19/177
CPC分类号： H03K17/693 , H03K17/005 , H03K17/735 , H03K19/17728 , H03K2017/6878 , H03K2217/0018
摘要：本發明係有關一種多工器(multiplexer)(1000)，至少包含：一第一輸入端(1051)，一第二輸入端(1052、1053、1054)；一輸出端(1041)，該輸出端藉由一第一通閘(1031)連接到該第一輸入端及一第二通閘(1032、1033,、1034)連接到該第二輸入端。其中，該第一通閘至少包含一第一雙閘極電晶體，該第二通閘至少包含一第二雙閘極電晶體，每一個第一與第二雙閘極電晶體具有一第一閘極(1031A、1032A、1033A、1034A)是由控制一第一控制信號(A)所控制且具有一第二閘極(1031B、1032B、1033B、1034B)由一第二控制信號(B)所控制。基於該多工器本發明還涉及一查找表和一FPGA。
简体摘要：本发明系有关一种多任务器(multiplexer)(1000)，至少包含：一第一输入端(1051)，一第二输入端(1052、1053、1054)；一输出端(1041)，该输出端借由一第一通闸(1031)连接到该第一输入端及一第二通闸(1032、1033,、1034)连接到该第二输入端。其中，该第一通闸至少包含一第一双闸极晶体管，该第二通闸至少包含一第二双闸极晶体管，每一个第一与第二双闸极晶体管具有一第一闸极(1031A、1032A、1033A、1034A)是由控制一第一控制信号(A)所控制且具有一第二闸极(1031B、1032B、1033B、1034B)由一第二控制信号(B)所控制。基于该多任务器本发明还涉及一查找表和一FPGA。

13. 发明专利

TW201841341A 半導體結構用支撐件审中-公开
简体标题：半导体结构用支撑件
公开(公告)号：TW201841341A
公开(公告)日：2018-11-16
申请号：TW107101223
申请日：2018-01-12
申请人：法商索泰克公司 , SOITEC
发明人：雷納德派翠克 , REYNAUD, PATRICK , 伯克卡特馬賽爾 , BROEKAART, MARCEL , 奧利伯弗雷德里克 , ALLIBERT, FREDERIC , 維堤蘇克里斯朵 , VEYTIZOU, CHRISTELLE , 卡佩羅路西那 , CAPELLO, LUCIANA , 伯崔德伊莎貝爾 , BERTRAND, ISABELLE
IPC分类号： H01L27/04
摘要：本發明係關於一種半導體結構用支撐件(1)，其包括一基底底材(3)、一第一二氧化矽絕緣層(2a)，其設置在該基底底材(3)上，並具有大於20奈米之厚度，以及一電荷捕捉層(2)，其設置在該第一二氧化矽絕緣層(2a)上，並具有高於1000 ohm.cm之電阻率及大於5微米之厚度。
简体摘要：本发明系关于一种半导体结构用支撑件(1)，其包括一基底底材(3)、一第一二氧化硅绝缘层(2a)，其设置在该基底底材(3)上，并具有大于20奈米之厚度，以及一电荷捕捉层(2)，其设置在该第一二氧化硅绝缘层(2a)上，并具有高于1000 ohm.cm之电阻率及大于5微米之厚度。

14. 发明专利

TWI626765B 具有包含ＩｎＧａＮ之作用區域之半導體結構、形成此等半導體結構之方法及由此等半導體結構所形成之發光裝置有权
简体标题：具有包含ＩｎＧａＮ之作用区域之半导体结构、形成此等半导体结构之方法及由此等半导体结构所形成之发光设备
公开(公告)号：TWI626765B
公开(公告)日：2018-06-11
申请号：TW103109798
申请日：2014-03-14
申请人：梭意泰科公司 , SOITEC
发明人：戴柏瑞珍飛利浦 , DEBRAY, JEAN-PHILIPPE , 阿雷納珊圖 , ARENA, CHANTAL , 肯恩理查史考特 , KERN, RICHARD SCOTT
IPC分类号： H01L33/04

15. 发明专利

TW201818474A 用於製作包含高電阻底材之半導體元件之方法审中-公开
简体标题：用于制作包含高电阻底材之半导体组件之方法
公开(公告)号：TW201818474A
公开(公告)日：2018-05-16
申请号：TW106136638
申请日：2017-10-25
申请人：法商索泰克公司 , SOITEC
发明人：科諾強克奧列格 , KONONCHUK, OLEG , 伯崔德伊莎貝爾 , BERTRAND, ISABELLE , 卡佩羅路西那 , CAPELLO, LUCIANA , 伯克卡特馬賽爾 , BROEKAART, MARCEL
IPC分类号： H01L21/324
摘要：本發明涉及一種用於製作半導體元件之方法，該方法包括將一底材，其包含電阻率大於1000 Ohm.cm之一基底，曝露在能夠降低該基底之電阻率之一峰值溫度下之一快速熱處理步驟。依照本發明，所述快速熱處理步驟後接續一復原熱處理，其係將該底材曝露在800℃至1250℃間一復原溫度下且有一冷卻率，復原溫度在1250℃至1150℃間時，冷卻率小於5℃/秒，復原溫度在1150℃至1100℃間時，冷卻率小於20℃/秒，及復原溫度在1100℃至800℃間時，冷卻率小於50℃/秒。
简体摘要：本发明涉及一种用于制作半导体组件之方法，该方法包括将一底材，其包含电阻率大于1000 Ohm.cm之一基底，曝露在能够降低该基底之电阻率之一峰值温度下之一快速热处理步骤。依照本发明，所述快速热处理步骤后接续一复原热处理，其系将该底材曝露在800℃至1250℃间一复原温度下且有一冷却率，复原温度在1250℃至1150℃间时，冷却率小于5℃/秒，复原温度在1150℃至1100℃间时，冷却率小于20℃/秒，及复原温度在1100℃至800℃间时，冷却率小于50℃/秒。

16. 发明专利

TW201806175A 用於射頻應用之結構审中-公开
简体标题：用于射频应用之结构
公开(公告)号：TW201806175A
公开(公告)日：2018-02-16
申请号：TW106118833
申请日：2017-06-07
申请人：索泰克公司 , SOITEC
发明人：戴斯鮑內埃里克 , DESBONNETS, ERIC , 茨拉杜約努 , RADU, IONUT , 科諾強克奧列格 , KONONCHUK, OLEG , 洛斯肯尚皮耶 , RASKIN, JEAN-PIERRE
IPC分类号： H01L31/12 , H01L31/0256
CPC分类号： H01L21/02002 , H01L21/76264 , H01L21/84 , H01L27/1203
摘要：本發明與一種用於微電子射頻元件之底材有關，該底材包括： • 一支撐底材(10)，其由具有大於500 ohm/cm電阻率之一第一半導體材料(10’)製成； • 該支撐底材(10)中的多個溝渠(2)，其被一第二材料(20)填充並在該第一材料(10’)所製成支撐底材(10)之第一側(1)上定義出多個第一區域(11)，以及該第二材料(20)的至少一第二區域(21)；該底材之特徵在於： • 該第二材料(20)具有大於10 kohms/cm之電阻率； • 該些第一區域(11)具有小於10微米的最大尺寸且彼此間被該第二區域(21)隔離。
简体摘要：本发明与一种用于微电子射频组件之底材有关，该底材包括： • 一支撑底材(10)，其由具有大于500 ohm/cm电阻率之一第一半导体材料(10’)制成； • 该支撑底材(10)中的多个沟渠(2)，其被一第二材料(20)填充并在该第一材料(10’)所制成支撑底材(10)之第一侧(1)上定义出多个第一区域(11)，以及该第二材料(20)的至少一第二区域(21)；该底材之特征在于： • 该第二材料(20)具有大于10 kohms/cm之电阻率； • 该些第一区域(11)具有小于10微米的最大尺寸且彼此间被该第二区域(21)隔离。

17. 发明专利

TW201742189A 用於製作包含中介層之半導體結構之方法审中-公开
简体标题：用于制作包含中介层之半导体结构之方法
公开(公告)号：TW201742189A
公开(公告)日：2017-12-01
申请号：TW106117418
申请日：2017-05-25
申请人：索泰克公司 , SOITEC
发明人：阮璧顏 , NGUYEN, BICH-YEN , 伊卡諾魯多維克 , ECARNOT, LUDOVIC , 班穆罕默德那地雅 , BEN MOHAMED, NADIA , 馬勒維克里斯多夫 , MALEVILLE, CHRISTOPHE
IPC分类号： H01L21/762 , H01L21/48 , H01L23/522
CPC分类号： H01L21/6835 , H01L21/4857 , H01L21/561 , H01L21/568 , H01L21/7624 , H01L23/3121 , H01L24/02 , H01L24/08 , H01L24/11 , H01L24/13 , H01L24/16 , H01L24/29 , H01L24/32 , H01L24/80 , H01L24/81 , H01L24/83 , H01L24/92 , H01L24/94 , H01L24/97 , H01L25/0657 , H01L25/50 , H01L2221/68318 , H01L2221/6835 , H01L2221/68359 , H01L2221/68377 , H01L2221/68381 , H01L2224/02313 , H01L2224/02331 , H01L2224/0239 , H01L2224/05548 , H01L2224/08145 , H01L2224/08225 , H01L2224/1148 , H01L2224/11849 , H01L2224/13024 , H01L2224/16145 , H01L2224/16227 , H01L2224/29024 , H01L2224/32145 , H01L2224/80006 , H01L2224/80894 , H01L2224/81005 , H01L2224/81193 , H01L2224/83005 , H01L2224/8385 , H01L2224/92 , H01L2224/94 , H01L2224/97 , H01L2225/06517 , H01L2225/06572 , H01L2924/19107 , H01L2924/381 , H01L2924/00014 , H01L2224/81 , H01L2224/80 , H01L2224/83 , H01L2224/02 , H01L2224/0231 , H01L2924/01013 , H01L2924/01029 , H01L2224/11 , H01L23/562 , H01L21/78 , H01L2224/27
摘要：本發明涉及一種用於製作一半導體結構之方法，其包括：在選定條件下將氫種及氦種引入一暫時支撐件(1)，以在該暫時支撐件(1)中一預定深度處形成一弱化平面(2)，並定義出一表面層(3)及該暫時支撐件(1)之一剩餘部分(4)；在該暫時支撐件(1)上形成一互連層(5)；將至少一半導體晶片(6)安置在該互連層(5)上；將一加強件(8)組裝在該至少一半導體晶片(6)之背面；及對該暫時支撐件(1)提供熱能以分離該剩餘部分(4)並提供所述半導體結構。
简体摘要：本发明涉及一种用于制作一半导体结构之方法，其包括：在选定条件下将氢种及氦种引入一暂时支撑件(1)，以在该暂时支撑件(1)中一预定深度处形成一弱化平面(2)，并定义出一表面层(3)及该暂时支撑件(1)之一剩余部分(4)；在该暂时支撑件(1)上形成一互连层(5)；将至少一半导体芯片(6)安置在该互连层(5)上；将一加强件(8)组装在该至少一半导体芯片(6)之背面；及对该暂时支撑件(1)提供热能以分离该剩余部分(4)并提供所述半导体结构。

18. 发明专利

TW201735124A 用於決定供體基材中適當佈植能量的方法及半導體覆絕緣體型結構的製造方法审中-公开
简体标题：用于决定供体基材中适当布植能量的方法及半导体覆绝缘体型结构的制造方法
公开(公告)号：TW201735124A
公开(公告)日：2017-10-01
申请号：TW106106821
申请日：2017-03-02
申请人：索泰克公司 , SOITEC
发明人：艾卡諾特路多維克 , ECARNOT, LUDOVIC , 班默罕梅德納迪亞 , BEN MOHAMED, NADIA , 杜瑞特凱琳 , DURET, CARINE
IPC分类号： H01L21/265 , H01L21/283
CPC分类号： H01L21/76254 , H01L22/12 , H01L22/20
摘要：本發明係關於用於決定供體基材中的至少兩個原子種類之適當佈植能量，以便產生弱化區的方法，該弱化區界定將要轉移至受體基材上之單晶半導體層，該方法包含以下步驟： (i)在該供體基材及該受體基材中之至少一者上形成電介質層； (ii)將該等種類共佈植於該供體基材中； (iii)將該供體基材結合於該受體基材上； (iv)沿著該弱化區分離該供體基材，以便轉移該單晶半導體層且恢復該供體基材之剩餘部分； (v)檢查該供體基材或該受體基材之該剩餘部分的周邊冠部，該單晶半導體層在步驟(iv)處在該周邊冠部上轉移； (vi)若該冠部展現轉移至該受體基材上之區，則決定步驟(ii)處之該佈植能量太高的事實； (vii)若該冠部未展現轉移至該受體基材上之區，則決定步驟(ii)處之該佈植能量適當的事實。
简体摘要：本发明系关于用于决定供体基材中的至少两个原子种类之适当布植能量，以便产生弱化区的方法，该弱化区界定将要转移至受体基材上之单晶半导体层，该方法包含以下步骤： (i)在该供体基材及该受体基材中之至少一者上形成电介质层； (ii)将该等种类共布植于该供体基材中； (iii)将该供体基材结合于该受体基材上； (iv)沿着该弱化区分离该供体基材，以便转移该单晶半导体层且恢复该供体基材之剩余部分； (v)检查该供体基材或该受体基材之该剩余部分的周边冠部，该单晶半导体层在步骤(iv)处在该周边冠部上转移； (vi)若该冠部展现转移至该受体基材上之区，则决定步骤(ii)处之该布植能量太高的事实； (vii)若该冠部未展现转移至该受体基材上之区，则决定步骤(ii)处之该布植能量适当的事实。

19. 发明专利

TW201724467A 用於射頻應用之結構及用於製備此結構之方法审中-公开
简体标题：用于射频应用之结构及用于制备此结构之方法
公开(公告)号：TW201724467A
公开(公告)日：2017-07-01
申请号：TW105129964
申请日：2016-09-14
申请人：索泰克公司 , SOITEC , 派瑞格恩半導體有限公司 , PEREGRINE SEMICONDUCTOR CORPORATION
发明人：阮賓雁 , NGUYEN, BICH-YEN , 馬拉維里克里斯多夫 , MALEVILLE, CHRISTOPHE , 構堤皮里西楠 , GOKTEPELI, SINAN , 密西歐尼安東尼 M. , MISCIONE, ANTHONY MARK , 杜瓦雷特阿萊恩 , DUVALLET, ALAIN
IPC分类号： H01L27/04
CPC分类号： H01L21/763 , H01L21/02381 , H01L21/02529 , H01L21/02532 , H01L21/02595 , H01L21/0262 , H01L21/7624 , H01L21/76254 , H01L23/66 , H01L27/13 , H01L29/04 , H01L29/16
摘要：本發明係有關於一種用於射頻應用之結構，其包含： - 一單晶基材， - 一多晶矽層，其係直接位於單晶基材上， - 一活性層，其係於多晶矽層上，意在承接射頻組件，特徵在於自多晶矽層與單晶層之界面延伸之多晶矽層的至少一第一部份含有位於多晶矽的顆粒邊界處之碳及/或氮原子，其係包含2%與20%間之濃度。本發明進一步係有關於一種用於製備此一結構之方法。
简体摘要：本发明系有关于一种用于射频应用之结构，其包含： - 一单晶基材， - 一多晶硅层，其系直接位於单晶基材上， - 一活性层，其系于多晶硅层上，意在承接射频组件，特征在于自多晶硅层与单晶层之界面延伸之多晶硅层的至少一第一部份含有位于多晶硅的颗粒边界处之碳及/或氮原子，其系包含2%与20%间之浓度。本发明进一步系有关于一种用于制备此一结构之方法。

20. 发明专利

TW201724317A 用來轉移單晶塊的方法审中-公开
简体标题：用来转移单晶块的方法
公开(公告)号：TW201724317A
公开(公告)日：2017-07-01
申请号：TW105130137
申请日：2016-09-19
申请人：索泰克公司 , SOITEC
发明人：吉賽倫布倫諾 , GHYSELEN, BRUNO
IPC分类号： H01L21/67
CPC分类号： H01L21/76254 , C30B25/186 , C30B33/06 , H01S5/0215
摘要：本發明係有關於一轉移方法，其包含以下步驟： a.提供一中間基材，該中間基材在其中一面上包含多數塊，該等塊係一單晶材料，且該等塊包含一脆化區域，該脆化區域界定欲轉移至一最後基材上之一塊部分； b.藉由使各塊之自由表面接觸該最後基材來實行一組裝步驟；及 c.在該組裝步驟後，在各塊之脆化區域實行分離。該轉移方法之特徵在於，在該組裝步驟時，該中間基材變形使得該等塊之自由表面變成共平面。
简体摘要：本发明系有关于一转移方法，其包含以下步骤： a.提供一中间基材，该中间基材在其中一面上包含多数块，该等块系一单晶材料，且该等块包含一脆化区域，该脆化区域界定欲转移至一最后基材上之一块部分； b.借由使各块之自由表面接触该最后基材来实行一组装步骤；及 c.在该组装步骤后，在各块之脆化区域实行分离。该转移方法之特征在于，在该组装步骤时，该中间基材变形使得该等块之自由表面变成共平面。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式