专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

91. 发明专利

TW201123366A 具電性連接結構之半導體封裝件及其製法 SEMICONDUCTOR PACKAGE HAVING ELECTRICAL CONNECTING STRUCTURES AND FABRICATION METHOD THEREOF 审中-公开
简体标题：具电性连接结构之半导体封装件及其制法 SEMICONDUCTOR PACKAGE HAVING ELECTRICAL CONNECTING STRUCTURES AND FABRICATION METHOD THEREOF
公开(公告)号：TW201123366A
公开(公告)日：2011-07-01
申请号：TW098144920
申请日：2009-12-25
申请人：矽品精密工業股份有限公司
发明人：林邦群 , 李春源 , 湯富地 , 黃建屏 , 柯俊吉
IPC分类号： H01L
CPC分类号： H01L21/568 , H01L21/78 , H01L23/3128 , H01L24/45 , H01L24/48 , H01L24/85 , H01L2224/16 , H01L2224/45144 , H01L2224/48091 , H01L2224/48227 , H01L2224/48247 , H01L2224/484 , H01L2224/48599 , H01L2224/48644 , H01L2224/48655 , H01L2224/48664 , H01L2224/85001 , H01L2224/85444 , H01L2224/85455 , H01L2224/85464 , H01L2924/00014 , H01L2924/01028 , H01L2924/01029 , H01L2924/01033 , H01L2924/01046 , H01L2924/0105 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/15151 , H01L2924/15311 , H01L2924/181 , H01L2224/78 , H01L2924/00 , H01L2224/05599 , H01L2924/00012
摘要：一種具電性連接結構之半導體封裝件，係包括：導線層，係具有晶片座及複數環設於該晶片座周圍之導線；晶片；銲線；封裝膠體，具有複數供嵌設該晶片座及導線且深度大於該晶片座及導線厚度之凹穴，俾外露出該些導線及該晶片座之表面；防銲層，係形成於該封裝膠體凹穴中，且該防銲層具有複數露出各該導線終端及部份晶片座的防銲層開孔；以及形成於各該防銲層開孔中以電性連接對應之該導線終端之銲球，俾藉由該防銲層與該封裝膠體相互嵌卡以提升防銲層附著強度，且使濕氣滲入封裝件之路徑變長，提升產品信賴性。本發明復提供一種具電性連接結構之半導體封裝件之製法。
简体摘要：一种具电性连接结构之半导体封装件，系包括：导线层，系具有芯片座及复数环设于该芯片座周围之导线；芯片；焊线；封装胶体，具有复数供嵌设该芯片座及导线且深度大于该芯片座及导线厚度之凹穴，俾外露出该些导线及该芯片座之表面；防焊层，系形成于该封装胶体凹穴中，且该防焊层具有复数露出各该导线终端及部份芯片座的防焊层开孔；以及形成于各该防焊层开孔中以电性连接对应之该导线终端之焊球，俾借由该防焊层与该封装胶体相互嵌卡以提升防焊层附着强度，且使湿气渗入封装件之路径变长，提升产品信赖性。本发明复提供一种具电性连接结构之半导体封装件之制法。

92. 发明专利

TWI337775B 半導體封裝中之部份圖案化引線框以及其製造與使用方法 PARTIALLY PATTERNED LEAD FRAMES AND METHODS OF MAKING AND USING THE SAME IN SEMICONDUCTOR PACKAGING 失效
简体标题：半导体封装中之部份图案化引线框以及其制造与使用方法 PARTIALLY PATTERNED LEAD FRAMES AND METHODS OF MAKING AND USING THE SAME IN SEMICONDUCTOR PACKAGING
公开(公告)号：TWI337775B
公开(公告)日：2011-02-21
申请号：TW096140480
申请日：2007-10-26
申请人：宇芯(毛里求斯)控股有限公司
发明人：瑪麗珍羅莫斯 , 亞拿蘇巴吉爾 , 里恩辛浦瑞爾古瑞特 , 洛瑪瑞可山圖斯聖安東尼亞
IPC分类号： H01L
CPC分类号： H01L23/3107 , H01L21/4832 , H01L21/561 , H01L23/49503 , H01L23/49524 , H01L23/49548 , H01L23/49575 , H01L23/49582 , H01L24/16 , H01L24/37 , H01L24/40 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/73 , H01L24/97 , H01L2221/68377 , H01L2224/0401 , H01L2224/05647 , H01L2224/13099 , H01L2224/16245 , H01L2224/32145 , H01L2224/32245 , H01L2224/32257 , H01L2224/371 , H01L2224/37139 , H01L2224/37147 , H01L2224/37599 , H01L2224/40245 , H01L2224/45014 , H01L2224/45015 , H01L2224/45124 , H01L2224/45147 , H01L2224/48091 , H01L2224/48145 , H01L2224/48247 , H01L2224/48257 , H01L2224/48465 , H01L2224/48711 , H01L2224/48739 , H01L2224/48744 , H01L2224/48747 , H01L2224/48755 , H01L2224/48811 , H01L2224/48839 , H01L2224/48844 , H01L2224/48847 , H01L2224/48855 , H01L2224/49171 , H01L2224/73221 , H01L2224/73265 , H01L2224/85205 , H01L2224/85411 , H01L2224/85439 , H01L2224/85444 , H01L2224/85455 , H01L2224/92247 , H01L2224/97 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01014 , H01L2924/01015 , H01L2924/01028 , H01L2924/01029 , H01L2924/01033 , H01L2924/01044 , H01L2924/01045 , H01L2924/01046 , H01L2924/01047 , H01L2924/0105 , H01L2924/01051 , H01L2924/01067 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/07802 , H01L2924/14 , H01L2924/15311 , H01L2924/181 , H01L2924/19041 , H01L2924/19043 , H01L2924/20752 , H01L2924/20753 , H01L2924/20754 , H01L2924/20755 , H01L2924/20756 , H01L2924/20757 , H01L2924/20758 , H01L2924/20759 , H01L2924/2076 , H01L2924/351 , H01L2924/00014 , H01L2224/85 , H01L2224/83 , H01L2224/81 , H01L2924/00012 , H01L2924/00 , H01L2924/2075
摘要：本發明揭示一種製造引線框及具有接近晶片級封裝引線計數之部份圖樣化之引線框封裝的方法，其中該方法增添其本身製造線之較佳自動化以及從其產生之封裝的改良式品質及可靠性。採用在一側上形成一網狀引線框中之部份圖樣化的金屬帶來執行製程步驟的主要部分，因此該網狀引線框亦具有機械剛性及熱強固性，以在晶片位準及封裝位準下，於晶片附著及線路接合程序期間執行而無扭曲或變形。僅在採用一囊封物密封包含晶片及線路的前側之後，才圖樣化該金屬引線框之底部側以隔離晶片墊及線路接合接點。所獲得的電隔離封裝致能帶測試及可靠分割。
简体摘要：本发明揭示一种制造引线框及具有接近芯片级封装引线计数之部份图样化之引线框封装的方法，其中该方法增添其本身制造线之较佳自动化以及从其产生之封装的改良式品质及可靠性。采用在一侧上形成一网状引线框中之部份图样化的金属带来运行制程步骤的主要部分，因此该网状引线框亦具有机械刚性及热强固性，以在芯片位准及封装位准下，于芯片附着及线路接合进程期间运行而无扭曲或变形。仅在采用一囊封物密封包含芯片及线路的前侧之后，才图样化该金属引线框之底部侧以隔离芯片垫及线路接合接点。所获得的电隔离封装致能带测试及可靠分割。

93. 发明专利

TW201101446A 導線架及其製造方法 LEADFRAME AND METHOD FOR MANUFACTURING THE SAME 失效
简体标题：导线架及其制造方法 LEADFRAME AND METHOD FOR MANUFACTURING THE SAME
公开(公告)号：TW201101446A
公开(公告)日：2011-01-01
申请号：TW099117024
申请日：2010-05-27
申请人： LG伊諾特股份有限公司
发明人：嚴塞蘭 , 李亨儀 , 朴忠植 , 千賢雅 , 尹惠善
IPC分类号： H01L
CPC分类号： H01L23/49861 , H01L21/4832 , H01L23/49548 , H01L23/49582 , H01L24/48 , H01L24/49 , H01L2224/48091 , H01L2224/48247 , H01L2224/48257 , H01L2224/49 , H01L2224/85411 , H01L2224/85439 , H01L2224/85444 , H01L2224/85447 , H01L2224/85455 , H01L2224/85464 , H01L2224/85471 , H01L2224/85871 , H01L2924/00014 , H01L2924/01005 , H01L2924/01024 , H01L2924/01028 , H01L2924/01029 , H01L2924/01033 , H01L2924/01046 , H01L2924/01047 , H01L2924/0105 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/181 , H01L2924/3025 , H01L2224/45099 , H01L2924/00012
摘要：本發明揭露一種導線架,該導線架包含一晶粒焊墊(die pad part)、至少一導腳部以及至少一支撐部。一半導體晶片被安裝在該導線架之該晶粒焊墊的一第一表面上。該至少一導腳部將該半導體晶片電性連接到至少一外部電路。該至少一支撐部相鄰至與該第一表面相對之一第二表面且包含一絕緣材料而使該至少一導腳部彼此相互絕緣。
简体摘要：本发明揭露一种导线架,该导线架包含一晶粒焊垫(die pad part)、至少一导脚部以及至少一支撑部。一半导体芯片被安装在该导线架之该晶粒焊垫的一第一表面上。该至少一导脚部将该半导体芯片电性连接到至少一外部电路。该至少一支撑部相邻至与该第一表面相对之一第二表面且包含一绝缘材料而使该至少一导脚部彼此相互绝缘。

94. 发明专利

TW201041106A 單層金屬層基板結構、應用之封裝件結構及其製造方法 SUBSTRATE HAVING SINGLE PATTERNED METAL FOIL, AND PACKAGE APPLIED WITH THE SAME, AND METHODS OF MANUFACTURING THE SUBSTRATE AND PACKAGE 审中-公开
简体标题：单层金属层基板结构、应用之封装件结构及其制造方法 SUBSTRATE HAVING SINGLE PATTERNED METAL FOIL, AND PACKAGE APPLIED WITH THE SAME, AND METHODS OF MANUFACTURING THE SUBSTRATE AND PACKAGE
公开(公告)号：TW201041106A
公开(公告)日：2010-11-16
申请号：TW098126172
申请日：2009-08-04
申请人：日月光半導體製造股份有限公司
发明人：黃士輔 , 蘇洹漳 , 陳嘉成 , 李達鈞 , 陳光雄
IPC分类号： H01L
CPC分类号： H01L23/49827 , H01L21/486 , H01L21/6835 , H01L23/3121 , H01L23/498 , H01L24/12 , H01L24/16 , H01L24/28 , H01L24/32 , H01L24/45 , H01L24/48 , H01L24/73 , H01L2221/68345 , H01L2224/13099 , H01L2224/13144 , H01L2224/13147 , H01L2224/16225 , H01L2224/29111 , H01L2224/2919 , H01L2224/32057 , H01L2224/32225 , H01L2224/45124 , H01L2224/45139 , H01L2224/45144 , H01L2224/45147 , H01L2224/48091 , H01L2224/48227 , H01L2224/484 , H01L2224/48599 , H01L2224/48699 , H01L2224/73265 , H01L2224/83385 , H01L2224/85439 , H01L2224/85444 , H01L2224/85455 , H01L2224/85664 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01027 , H01L2924/01028 , H01L2924/01029 , H01L2924/01033 , H01L2924/01046 , H01L2924/01047 , H01L2924/0105 , H01L2924/01059 , H01L2924/01074 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/0132 , H01L2924/014 , H01L2924/14 , H01L2924/157 , H01L2924/181 , H01L2924/00014 , H01L2924/0665 , H01L2924/00012 , H01L2924/00
摘要：一種單層金屬層基板結構,至少包括一圖案化金屬箔層(patterned metal foil)和一圖案化介電層(patterned dielectric layer)。其中,部分圖案化金屬箔層之下表面係形成下方對外電性連接的複數個第一接點;而位於圖案化金屬箔層上方之圖案化介電層係至少暴露出圖案化金屬箔層之部分上表面,以形成上方對外電性連接的複數個第二接點,且部分圖案化介電層係配置於基板之一切割道的位置。再者,於第二接點之任一或多者的表面上可更形成一第一表面處理層。應用此基板結構於一封裝件時,所設置之晶粒係與第二接點電性連接,且和圖案化介電層位於圖案化金屬箔層的同一側,且經過單元切割後所形成之封裝件結構,膠體、圖案化介電層與圖案化金屬箔層的側邊係為一共平面。
简体摘要：一种单层金属层基板结构,至少包括一图案化金属箔层(patterned metal foil)和一图案化介电层(patterned dielectric layer)。其中,部分图案化金属箔层之下表面系形成下方对外电性连接的复数个第一接点;而位于图案化金属箔层上方之图案化介电层系至少暴露出图案化金属箔层之部分上表面,以形成上方对外电性连接的复数个第二接点,且部分图案化介电层系配置于基板之一切割道的位置。再者,于第二接点之任一或多者的表面上可更形成一第一表面处理层。应用此基板结构于一封装件时,所设置之晶粒系与第二接点电性连接,且和图案化介电层位于图案化金属箔层的同一侧,且经过单元切割后所形成之封装件结构,胶体、图案化介电层与图案化金属箔层的侧边系为一共平面。

95. 发明专利

TWI325620B 半導體封裝之晶粒墊 DIE PAD FOR SEMICONDUCTOR PACKAGES 失效
简体标题：半导体封装之晶粒垫 DIE PAD FOR SEMICONDUCTOR PACKAGES
公开(公告)号：TWI325620B
公开(公告)日：2010-06-01
申请号：TW095132903
申请日：2006-09-06
申请人：先進連接科技有限公司
发明人：沙費多伊斯蘭 , 瑞瑪里可聖托斯聖安東尼奧 , 安那格沙巴吉歐
IPC分类号： H01L
CPC分类号： H01L23/49503 , H01L21/561 , H01L21/568 , H01L23/3107 , H01L23/49548 , H01L24/29 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/73 , H01L24/86 , H01L24/97 , H01L2224/05599 , H01L2224/2919 , H01L2224/32245 , H01L2224/45124 , H01L2224/45139 , H01L2224/45144 , H01L2224/48091 , H01L2224/48227 , H01L2224/48247 , H01L2224/48257 , H01L2224/48465 , H01L2224/48639 , H01L2224/48644 , H01L2224/48655 , H01L2224/48664 , H01L2224/48739 , H01L2224/48744 , H01L2224/48755 , H01L2224/48764 , H01L2224/4911 , H01L2224/49171 , H01L2224/73265 , H01L2224/83001 , H01L2224/83101 , H01L2224/85001 , H01L2224/85205 , H01L2224/85439 , H01L2224/85444 , H01L2224/85455 , H01L2224/85464 , H01L2224/92 , H01L2224/92247 , H01L2224/97 , H01L2924/00011 , H01L2924/00014 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01028 , H01L2924/01029 , H01L2924/01033 , H01L2924/01046 , H01L2924/01047 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01088 , H01L2924/014 , H01L2924/14 , H01L2924/181 , H01L2924/18301 , H01L2924/19107 , H01L2224/82 , H01L2224/85 , H01L2224/83 , H01L2224/86 , H01L2924/0665 , H01L2924/00 , H01L2924/3512 , H01L2924/00012 , H01L2224/45015 , H01L2924/207 , H01L2924/01005
摘要：本發明揭示一種半導體裝置封裝(10)，其包括至少部分由一模製化合物(18)所覆蓋的一半導體裝置(20)與一導電引線框架(22)。該導電引線框架(22)包括：複數個引線(23)，其位於該封裝(10)的周邊附近；以及一晶粒墊(30)，其位於由該等複數個引線(23)所形成之中央區域。該半導體裝置(20)係黏附至該晶粒墊(30)，而從該晶粒(20)向外延伸之該晶粒墊(30)的一部分係粗糙的，以提升對該模製化合物(18)的黏著。就其他方面而言，溝槽(50、52)係位於晶粒墊(30)表面，以進一步提升該晶粒墊(30)的黏著，同時能夠避免濕氣滲入該半導體晶片(20)的附近。【創作特點】上述先前技術之缺陷係因一包含至少部分由模製化合物覆蓋之一半導體裝置與一導電引線框架的半導體裝置封裝而得以克服或改善。該模製化合物會形成一第一封裝面、對立於該第一封裝面之一第二封裝面與延伸於該等第一與第二封裝面間之封裝側面的至少一部分。該導電引線框架包括：複數個引線，其位於該封裝的周邊附近；以及一晶粒墊，其位於由該等複數個引線所形成之中央區域。每一引線具有一位於該第一封裝面之第一引線表面與一將供該半導體裝置電連接之接和點。該晶粒墊包括：一第一晶粒墊表面，其位於該第一封裝面；以及一第二晶粒墊表面，其對立於該第一晶粒墊表面。該半導體裝置係黏附至該第二晶粒墊表面之中央區域，且該第二晶粒墊會從該晶粒向外延伸，並接觸該模製化合物。接觸該模製化合物之第二表面的至少一部分係粗糙的，以提升該模製化合物與該晶粒墊之間的黏著。該第二表面之粗糙部分可具有大於約0.4微米，且較佳地大於約0.5微米之平均粗糙度(Ra)。
就另一方面而言，第一複數個溝槽係位於該第二晶粒墊表面，且該等第一複數個溝槽當中每一溝槽一般會與一個別晶粒墊側表面平行延伸，且自該表面偏移，同時會位於該個別晶粒墊側表面與該半導體裝置之間。該等溝槽之深度可介於該晶粒墊輪廓高度的約30%至約70%，且較佳地介於該晶粒墊輪廓高度的約40%至約60%。第二複數個溝槽會位於該第二晶粒墊表面，且該等第二複數個溝槽當中每一溝槽會從該等第一複數個溝槽當中的一溝槽延伸至一個別晶粒墊側表面。
就另一方面而言，至少一第一溝槽係橫跨該第一晶粒墊表面而放置，且該至少一第一溝槽會在該半導體裝置之下延伸。該等至少一第一溝槽之深度可介於該晶粒墊輪廓高度的約30%至約70%，且較佳地介於該晶粒墊輪廓高度的約40%至約60%。複數個第二溝槽會位於該第一晶粒墊表面，且該等複數個第二溝槽當中每一第二溝槽一般會與一個別晶粒墊側表面平行延伸，自該表面偏移。該晶粒墊可包括將其穿透的至少一孔徑，且該至少一孔徑係位於該等第一與第二溝槽其中至少一者，以供接收該模製化合物。
於該等具體實施例之任一者中，該晶粒墊可進一步包括從其延伸的繫桿，且至少一唇部可延伸自該晶粒墊的側表面。同時，至少一孔徑可從該晶粒墊之第一側延伸至該晶粒墊之第二側，且該半導體裝置會跨越該至少一孔徑，以利濕氣能從該封裝排出。
一種形成一半導體裝置封裝之方法，其包括：形成一導電引線框架，其包括：複數個引線，其位於該封裝之周邊附近；以及一晶粒墊，其位於由該等複數個引線所形成之中央區域；使該晶粒墊之第二表面的至少一部分粗糙化；使一半導體裝置黏附至該晶粒墊之第二表面；使於該半導體裝置上之I/O墊電連接至該等引線；以及對該等半導體裝置與引線框架施加模製化合物，使得該模製化合物會黏著至該引線框架之第二表面的粗糙部分，且使得對立於該引線框架第二表面之該引線框架第一表面會從該模製化合物曝露出來。該方法進一步包括：在施加該模製化合物之後，分割該等複數個互連引線框架，以提供複數個半導體裝置。該第二表面之粗糙部分可具有大於約0.4微米，且較佳地大於約0.5微米之平均粗糙度(Ra)。
就其中一方面而言，該方法包括於該第二晶粒墊表面形成複數個溝槽，且該等複數個溝槽當中每一溝槽一般會與一個別晶粒墊側表面平行延伸，且自該表面偏移，同時會位於該個別晶粒墊側表面與該半導體裝置之間。該方法可能亦包括於該第二晶粒墊表面形成第二複數個溝槽，且該等第二複數個溝槽當中每一溝槽會從該等第一複數個溝槽當中的一溝槽延伸至一個別晶粒墊側表面。
就另一方面而言，該方法包括於該第一晶粒墊表面形成至少一第一溝槽，且該至少一第一溝槽會在該半導體裝置之下延伸。該方法亦可能包括於該第一晶粒墊表面形成複數個第二溝槽，且該等第二複數個第二溝槽當中每一第二溝槽一般會與一個別晶粒墊側表面平行延伸，且自該表面偏移。該方法可進一步包括使至少一孔徑穿透該晶粒墊而放置，其中該至少一孔徑係位於該等第一與第二溝槽其中至少一者，並且會接收該模製化合物。
於該等具體實施例之任一者中，該晶粒墊可進一步包括從其延伸的繫桿，且該方法可進一步包括：蝕刻與該晶粒墊第一表面共面之繫桿表面的一部分，以形成自該晶粒墊之第一表面偏移的繫桿表面。該方法亦可包括於該晶粒墊之側表面處形成至少一唇部。同時，至少一孔徑可從該晶粒墊之第一側延伸至該晶粒墊之第二側，且該半導體裝置會跨越該至少一孔徑，以利濕氣能從該封裝排出。
附圖與下文說明中會提出本發明之一或更多項具體實施例的細節。從該說明與附圖以及申請專利範圍將可明白本發明的其他特徵、目的與優點。
简体摘要：本发明揭示一种半导体设备封装(10)，其包括至少部分由一模制化合物(18)所覆盖的一半导体设备(20)与一导电引线框架(22)。该导电引线框架(22)包括：复数个引线(23)，其位于该封装(10)的周边附近；以及一晶粒垫(30)，其位于由该等复数个引线(23)所形成之中央区域。该半导体设备(20)系黏附至该晶粒垫(30)，而从该晶粒(20)向外延伸之该晶粒垫(30)的一部分系粗糙的，以提升对该模制化合物(18)的黏着。就其他方面而言，沟槽(50、52)系位于晶粒垫(30)表面，以进一步提升该晶粒垫(30)的黏着，同时能够避免湿气渗入该半导体芯片(20)的附近。【创作特点】上述先前技术之缺陷系因一包含至少部分由模制化合物覆盖之一半导体设备与一导电引线框架的半导体设备封装而得以克服或改善。该模制化合物会形成一第一封装面、对立于该第一封装面之一第二封装面与延伸于该等第一与第二封装面间之封装侧面的至少一部分。该导电引线框架包括：复数个引线，其位于该封装的周边附近；以及一晶粒垫，其位于由该等复数个引线所形成之中央区域。每一引线具有一位于该第一封装面之第一引线表面与一将供该半导体设备电连接之接和点。该晶粒垫包括：一第一晶粒垫表面，其位于该第一封装面；以及一第二晶粒垫表面，其对立于该第一晶粒垫表面。该半导体设备系黏附至该第二晶粒垫表面之中央区域，且该第二晶粒垫会从该晶粒向外延伸，并接触该模制化合物。接触该模制化合物之第二表面的至少一部分系粗糙的，以提升该模制化合物与该晶粒垫之间的黏着。该第二表面之粗糙部分可具有大于约0.4微米，且较佳地大于约0.5微米之平均粗糙度(Ra)。就另一方面而言，第一复数个沟槽系位于该第二晶粒垫表面，且该等第一复数个沟槽当中每一沟槽一般会与一个别晶粒垫侧表面平行延伸，且自该表面偏移，同时会位于该个别晶粒垫侧表面与该半导体设备之间。该等沟槽之深度可介于该晶粒垫轮廓高度的约30%至约70%，且较佳地介于该晶粒垫轮廓高度的约40%至约60%。第二复数个沟槽会位于该第二晶粒垫表面，且该等第二复数个沟槽当中每一沟槽会从该等第一复数个沟槽当中的一沟槽延伸至一个别晶粒垫侧表面。就另一方面而言，至少一第一沟槽系横跨该第一晶粒垫表面而放置，且该至少一第一沟槽会在该半导体设备之下延伸。该等至少一第一沟槽之深度可介于该晶粒垫轮廓高度的约30%至约70%，且较佳地介于该晶粒垫轮廓高度的约40%至约60%。复数个第二沟槽会位于该第一晶粒垫表面，且该等复数个第二沟槽当中每一第二沟槽一般会与一个别晶粒垫侧表面平行延伸，自该表面偏移。该晶粒垫可包括将其穿透的至少一孔径，且该至少一孔径系位于该等第一与第二沟槽其中至少一者，以供接收该模制化合物。于该等具体实施例之任一者中，该晶粒垫可进一步包括从其延伸的系杆，且至少一唇部可延伸自该晶粒垫的侧表面。同时，至少一孔径可从该晶粒垫之第一侧延伸至该晶粒垫之第二侧，且该半导体设备会跨越该至少一孔径，以利湿气能从该封装排出。一种形成一半导体设备封装之方法，其包括：形成一导电引线框架，其包括：复数个引线，其位于该封装之周边附近；以及一晶粒垫，其位于由该等复数个引线所形成之中央区域；使该晶粒垫之第二表面的至少一部分粗糙化；使一半导体设备黏附至该晶粒垫之第二表面；使于该半导体设备上之I/O垫电连接至该等引线；以及对该等半导体设备与引线框架施加模制化合物，使得该模制化合物会黏着至该引线框架之第二表面的粗糙部分，且使得对立于该引线框架第二表面之该引线框架第一表面会从该模制化合物曝露出来。该方法进一步包括：在施加该模制化合物之后，分割该等复数个互连引线框架，以提供复数个半导体设备。该第二表面之粗糙部分可具有大于约0.4微米，且较佳地大于约0.5微米之平均粗糙度(Ra)。就其中一方面而言，该方法包括于该第二晶粒垫表面形成复数个沟槽，且该等复数个沟槽当中每一沟槽一般会与一个别晶粒垫侧表面平行延伸，且自该表面偏移，同时会位于该个别晶粒垫侧表面与该半导体设备之间。该方法可能亦包括于该第二晶粒垫表面形成第二复数个沟槽，且该等第二复数个沟槽当中每一沟槽会从该等第一复数个沟槽当中的一沟槽延伸至一个别晶粒垫侧表面。就另一方面而言，该方法包括于该第一晶粒垫表面形成至少一第一沟槽，且该至少一第一沟槽会在该半导体设备之下延伸。该方法亦可能包括于该第一晶粒垫表面形成复数个第二沟槽，且该等第二复数个第二沟槽当中每一第二沟槽一般会与一个别晶粒垫侧表面平行延伸，且自该表面偏移。该方法可进一步包括使至少一孔径穿透该晶粒垫而放置，其中该至少一孔径系位于该等第一与第二沟槽其中至少一者，并且会接收该模制化合物。于该等具体实施例之任一者中，该晶粒垫可进一步包括从其延伸的系杆，且该方法可进一步包括：蚀刻与该晶粒垫第一表面共面之系杆表面的一部分，以形成自该晶粒垫之第一表面偏移的系杆表面。该方法亦可包括于该晶粒垫之侧表面处形成至少一唇部。同时，至少一孔径可从该晶粒垫之第一侧延伸至该晶粒垫之第二侧，且该半导体设备会跨越该至少一孔径，以利湿气能从该封装排出。附图与下文说明中会提出本发明之一或更多项具体实施例的细节。从该说明与附图以及申请专利范围将可明白本发明的其他特征、目的与优点。

96. 发明专利

TW200943517A 包含嵌入式倒裝晶片之半導體晶粒封裝體 SEMICONDUCTOR DIE PACKAGE INCLUDING EMBEDDED FLIP CHIP 审中-公开
简体标题：包含嵌入式倒装芯片之半导体晶粒封装体 SEMICONDUCTOR DIE PACKAGE INCLUDING EMBEDDED FLIP CHIP
公开(公告)号：TW200943517A
公开(公告)日：2009-10-16
申请号：TW098107846
申请日：2009-03-11
申请人：快捷半導體公司
发明人：劉永 , 朱傑夫 , 袁致發 , 羅羅傑
IPC分类号： H01L
CPC分类号： H01L24/49 , H01L21/563 , H01L23/3107 , H01L23/49548 , H01L23/49575 , H01L24/16 , H01L24/28 , H01L24/29 , H01L24/45 , H01L24/48 , H01L24/81 , H01L24/83 , H01L24/85 , H01L2224/2919 , H01L2224/2929 , H01L2224/293 , H01L2224/32245 , H01L2224/45144 , H01L2224/45147 , H01L2224/4554 , H01L2224/456 , H01L2224/48095 , H01L2224/48247 , H01L2224/48257 , H01L2224/48465 , H01L2224/48639 , H01L2224/48644 , H01L2224/48655 , H01L2224/48671 , H01L2224/48839 , H01L2224/48844 , H01L2224/48855 , H01L2224/48871 , H01L2224/49171 , H01L2224/73203 , H01L2224/73265 , H01L2224/81801 , H01L2224/83801 , H01L2224/83851 , H01L2224/85439 , H01L2224/85444 , H01L2224/85455 , H01L2224/85471 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01023 , H01L2924/01024 , H01L2924/01027 , H01L2924/01028 , H01L2924/01029 , H01L2924/01033 , H01L2924/01046 , H01L2924/01047 , H01L2924/01074 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/078 , H01L2924/07802 , H01L2924/0781 , H01L2924/1305 , H01L2924/1306 , H01L2924/13091 , H01L2924/14 , H01L2924/181 , H01L2924/18161 , H01L2924/00014 , H01L2924/00 , H01L2924/00012
摘要：一種半導體晶粒封裝體。此半導體晶粒封裝體包括一導線架結構；第一半導體晶粒，其包含接至導線架結構之第一側的第一表面；及接至導線架結構之第二側的第二半導體晶粒。第二半導體晶粒包含一積體電路晶粒。一殼體材料在至少一部份的導線架結構、第一半導體晶粒及第二半導體晶粒上形成。成型材料的一外表面實質上與半導體晶粒的第一表面共平面。
简体摘要：一种半导体晶粒封装体。此半导体晶粒封装体包括一导线架结构；第一半导体晶粒，其包含接至导线架结构之第一侧的第一表面；及接至导线架结构之第二侧的第二半导体晶粒。第二半导体晶粒包含一集成电路晶粒。一壳体材料在至少一部份的导线架结构、第一半导体晶粒及第二半导体晶粒上形成。成型材料的一外表面实质上与半导体晶粒的第一表面共平面。

97. 发明专利

TW200834859A 半導體封裝中之部份圖案化引線框以及其製造與使用方法 PARTIALLY PATTERNED LEAD FRAMES AND METHODS OF MAKING AND USING THE SAME IN SEMICONDUCTOR PACKAGING 失效
简体标题：半导体封装中之部份图案化引线框以及其制造与使用方法 PARTIALLY PATTERNED LEAD FRAMES AND METHODS OF MAKING AND USING THE SAME IN SEMICONDUCTOR PACKAGING
公开(公告)号：TW200834859A
公开(公告)日：2008-08-16
申请号：TW096140480
申请日：2007-10-26
申请人：宇芯(毛里求斯)控股有限公司 UNISEM (MAURITIUS) HOLDINGS LIMITED
发明人：瑪麗珍羅莫斯 RAMOS, MARY JEAN , 亞拿蘇巴吉爾 SUBAGIO, ANANG , 里恩辛浦瑞爾古瑞特 GUIRIT, LYNN SIMPORIOS , 洛瑪瑞可山圖斯聖安東尼亞 SAN ANTONIO, ROMARICO SANTOS
IPC分类号： H01L
CPC分类号： H01L23/3107 , H01L21/4832 , H01L21/561 , H01L23/49503 , H01L23/49524 , H01L23/49548 , H01L23/49575 , H01L23/49582 , H01L24/16 , H01L24/37 , H01L24/40 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/73 , H01L24/97 , H01L2221/68377 , H01L2224/0401 , H01L2224/05647 , H01L2224/13099 , H01L2224/16245 , H01L2224/32145 , H01L2224/32245 , H01L2224/32257 , H01L2224/371 , H01L2224/37139 , H01L2224/37147 , H01L2224/37599 , H01L2224/40245 , H01L2224/45014 , H01L2224/45015 , H01L2224/45124 , H01L2224/45147 , H01L2224/48091 , H01L2224/48145 , H01L2224/48247 , H01L2224/48257 , H01L2224/48465 , H01L2224/48711 , H01L2224/48739 , H01L2224/48744 , H01L2224/48747 , H01L2224/48755 , H01L2224/48811 , H01L2224/48839 , H01L2224/48844 , H01L2224/48847 , H01L2224/48855 , H01L2224/49171 , H01L2224/73221 , H01L2224/73265 , H01L2224/85205 , H01L2224/85411 , H01L2224/85439 , H01L2224/85444 , H01L2224/85455 , H01L2224/92247 , H01L2224/97 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01014 , H01L2924/01015 , H01L2924/01028 , H01L2924/01029 , H01L2924/01033 , H01L2924/01044 , H01L2924/01045 , H01L2924/01046 , H01L2924/01047 , H01L2924/0105 , H01L2924/01051 , H01L2924/01067 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/07802 , H01L2924/14 , H01L2924/15311 , H01L2924/181 , H01L2924/19041 , H01L2924/19043 , H01L2924/20752 , H01L2924/20753 , H01L2924/20754 , H01L2924/20755 , H01L2924/20756 , H01L2924/20757 , H01L2924/20758 , H01L2924/20759 , H01L2924/2076 , H01L2924/351 , H01L2924/00014 , H01L2224/85 , H01L2224/83 , H01L2224/81 , H01L2924/00012 , H01L2924/00 , H01L2924/2075
摘要：本發明揭示一種製造引線框及具有接近晶片級封裝引線計數之部份圖樣化之引線框封裝的方法,其中該方法增添其本身製造線之較佳自動化以及從其產生之封裝的改良式品質及可靠性。採用在一側上形成一網狀引線框中之部份圖樣化的金屬帶來執行製程步驟的主要部分,因此該網狀引線框亦具有機械剛性及熱强固性,以在晶片位準及封裝位準下,於晶片附著及線路接合程序期間執行而無扭曲或變形。僅在採用一囊封物密封包含晶片及線路的前側之後,才圖樣化該金屬引線框之底部側以隔離晶片墊及線路接合接點。所獲得的電隔離封裝致能帶測試及可靠分割。
简体摘要：本发明揭示一种制造引线框及具有接近芯片级封装引线计数之部份图样化之引线框封装的方法,其中该方法增添其本身制造线之较佳自动化以及从其产生之封装的改良式品质及可靠性。采用在一侧上形成一网状引线框中之部份图样化的金属带来运行制程步骤的主要部分,因此该网状引线框亦具有机械刚性及热强固性,以在芯片位准及封装位准下,于芯片附着及线路接合进程期间运行而无扭曲或变形。仅在采用一囊封物密封包含芯片及线路的前侧之后,才图样化该金属引线框之底部侧以隔离芯片垫及线路接合接点。所获得的电隔离封装致能带测试及可靠分割。

98. 发明专利

TWI283916B 晶片封裝結構之製造方法失效
简体标题：芯片封装结构之制造方法
公开(公告)号：TWI283916B
公开(公告)日：2007-07-11
申请号：TW094143281
申请日：2005-12-08
申请人：台灣應解股份有限公司 TAIWAN SOLUTIONS SYSTEMS CORP.
发明人：莊永富
IPC分类号： H01L
CPC分类号： H01L23/3107 , H01L21/4832 , H01L21/561 , H01L21/568 , H01L23/49582 , H01L24/48 , H01L24/97 , H01L2221/68377 , H01L2224/32257 , H01L2224/48091 , H01L2224/48247 , H01L2224/48257 , H01L2224/73265 , H01L2224/85001 , H01L2224/85411 , H01L2224/85439 , H01L2224/85447 , H01L2224/85455 , H01L2224/97 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01019 , H01L2924/01029 , H01L2924/01046 , H01L2924/01047 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/09701 , H01L2924/181 , H01L2224/85 , H01L2224/45099 , H01L2924/00012
摘要：一種晶片封裝結構之製造方法，其係利用一個或多個圖案化模板於載板上製作內外層線路，並可重複步驟以形成堆疊結構，最後在填充保護層後移除載板。利用模板為罩幕來製造線路，可達到提高製程良率及簡化製作流程之功效，且移除後之載板可回收重複使用，大幅降低生產成本。
简体摘要：一种芯片封装结构之制造方法，其系利用一个或多个图案化模板于载板上制作内外层线路，并可重复步骤以形成堆栈结构，最后在填充保护层后移除载板。利用模板为罩幕来制造线路，可达到提高制程良率及简化制作流程之功效，且移除后之载板可回收重复使用，大幅降低生产成本。

99. 发明专利

TWI277182B 半導體裝置及其製造方法 SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF 有权
简体标题：半导体设备及其制造方法 SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF
公开(公告)号：TWI277182B
公开(公告)日：2007-03-21
申请号：TW090121448
申请日：2001-08-30
申请人： NEC電子股份有限公司 NEC ELECTRONICS CORPORATION
发明人：栗原俊道 TOSHIMICHI KURIHARA , 上田隆 TAKASHI UEDA
IPC分类号： H01L
CPC分类号： H01L23/047 , H01L24/48 , H01L2224/05554 , H01L2224/05599 , H01L2224/45099 , H01L2224/48091 , H01L2224/48247 , H01L2224/85444 , H01L2224/85455 , H01L2224/8547 , H01L2924/00014 , H01L2924/01078 , H01L2924/01079 , H01L2924/10161 , H01L2924/13091 , H01L2924/16195 , H01L2924/181 , H01L2924/18301 , H01L2924/00012 , H01L2224/45015 , H01L2924/207
摘要：較低一端的樹脂牆接合在輻射平板上，導線被固定以便能延伸過樹脂牆。半導體晶片接合好之後，樹脂蓋放上並密封半導體晶片。輻射平板的測邊形成凹陷部分使的樹脂牆較低的部分可以埋入，並且突出的部分被提供在凹陷部分。具有孔洞的導線形成在構裝外部和樹脂牆內部。半導體晶片的承載表面以銀電鍍表面處理，而構裝外部和導線則電鍍金。以符合樹脂牆的形狀給予樹脂蓋，此樹脂蓋進一步地呈現垂直平面的對稱形狀。
简体摘要：较低一端的树脂墙接合在辐射平板上，导线被固定以便能延伸过树脂墙。半导体芯片接合好之后，树脂盖放上并密封半导体芯片。辐射平板的测边形成凹陷部分使的树脂墙较低的部分可以埋入，并且突出的部分被提供在凹陷部分。具有孔洞的导线形成在构装外部和树脂墙内部。半导体芯片的承载表面以银电镀表面处理，而构装外部和导线则电镀金。以符合树脂墙的形状给予树脂盖，此树脂盖进一步地呈现垂直平面的对称形状。

100. 发明专利

TW200514223A 具最佳化線搭接定位之半導體封裝 SEMICONDUCTOR PACKAGE HAVING OPTIMIZED WIRE BOND POSITIONING 审中-公开
简体标题：具最优化线搭接定位之半导体封装 SEMICONDUCTOR PACKAGE HAVING OPTIMIZED WIRE BOND POSITIONING
公开(公告)号：TW200514223A
公开(公告)日：2005-04-16
申请号：TW093116597
申请日：2004-06-09
申请人：飛思卡爾半導體公司 FREESCALE SEMICONDUCTOR, INC.
发明人：羅伯J 溫卓 WENZEL, ROBERT J. , 彼得R 哈柏 HARPER, PETER R.
IPC分类号： H01L
CPC分类号： H01L24/06 , H01L23/49811 , H01L23/49816 , H01L23/49827 , H01L23/50 , H01L23/66 , H01L24/05 , H01L24/45 , H01L24/48 , H01L24/49 , H01L2223/6611 , H01L2223/6616 , H01L2224/0401 , H01L2224/04042 , H01L2224/05001 , H01L2224/05082 , H01L2224/05554 , H01L2224/05624 , H01L2224/05644 , H01L2224/05647 , H01L2224/06136 , H01L2224/0616 , H01L2224/06163 , H01L2224/32145 , H01L2224/45015 , H01L2224/45124 , H01L2224/45144 , H01L2224/45147 , H01L2224/45155 , H01L2224/4554 , H01L2224/4809 , H01L2224/48091 , H01L2224/48092 , H01L2224/48095 , H01L2224/4813 , H01L2224/48137 , H01L2224/48145 , H01L2224/48195 , H01L2224/48227 , H01L2224/48229 , H01L2224/48233 , H01L2224/48235 , H01L2224/4824 , H01L2224/48247 , H01L2224/48455 , H01L2224/48465 , H01L2224/48601 , H01L2224/48624 , H01L2224/48644 , H01L2224/48647 , H01L2224/48655 , H01L2224/48701 , H01L2224/48724 , H01L2224/48744 , H01L2224/48747 , H01L2224/48755 , H01L2224/48801 , H01L2224/48824 , H01L2224/48844 , H01L2224/48847 , H01L2224/48855 , H01L2224/4903 , H01L2224/49051 , H01L2224/49052 , H01L2224/49096 , H01L2224/49097 , H01L2224/4912 , H01L2224/4917 , H01L2224/49171 , H01L2224/49174 , H01L2224/49175 , H01L2224/49179 , H01L2224/49431 , H01L2224/854 , H01L2224/85401 , H01L2224/85424 , H01L2224/85444 , H01L2224/85447 , H01L2224/85455 , H01L2924/01013 , H01L2924/01015 , H01L2924/01027 , H01L2924/01028 , H01L2924/01029 , H01L2924/01047 , H01L2924/01079 , H01L2924/014 , H01L2924/15153 , H01L2924/15165 , H01L2924/15311 , H01L2924/15313 , H01L2924/1532 , H01L2924/181 , H01L2924/19107 , H01L2924/30107 , H01L2924/3011 , H01L2924/00014 , H01L2924/00 , H01L2924/00012 , H01L2924/013 , H01L2924/00013
摘要：緊密間隔之搭接線可用於多種不同封裝應用以達成改良之電效能。在一實施例中，若在一線組內之兩鄰近搭接線之間，較短線之長度的至少50％長度符合該等兩鄰近線之間的間隔距離D，則該等兩鄰近線為緊密間隔。在一實施例中，間隔距離D至多為兩鄰近線中直徑較大之線的直徑的兩倍。在另一實施例中，間隔距離D至多為兩鄰近線間之線-線間距的三倍。每一線組均可包括該等更緊密間隔之線中的二者。緊密間隔搭接線之線組可用於形成(諸如)電源-訊號-接地三線組、訊號-接地線對、訊號-電源線對或差動訊號線對或三線組。
简体摘要：紧密间隔之搭接线可用于多种不同封装应用以达成改良之电性能。在一实施例中，若在一线组内之两邻近搭接线之间，较短线之长度的至少50％长度符合该等两邻近线之间的间隔距离D，则该等两邻近线为紧密间隔。在一实施例中，间隔距离D至多为两邻近线中直径较大之线的直径的两倍。在另一实施例中，间隔距离D至多为两邻近线间之线-线间距的三倍。每一线组均可包括该等更紧密间隔之线中的二者。紧密间隔搭接线之线组可用于形成(诸如)电源-信号-接地三线组、信号-接地线对、信号-电源线对或差动信号线对或三线组。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式