专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101109506B1 주파수 오프셋 보상 방법 有权
标题翻译：频偏补偿方法
公开(公告)号：KR101109506B1
公开(公告)日：2012-02-06
申请号：KR1020097019127
申请日：2008-03-12
申请人： 알카텔-루센트 유에스에이 인코포레이티드
发明人： 쳉,팡-첸 , 송,레이 , 소니,로버트,아트마램
IPC分类号： H04L27/26 , H04B7/005 , H04L25/00
CPC分类号： H04L5/023 , H04L27/2657 , H04L2027/0034
摘要： 본 발명은 복수의 사용자들에 의해 전송된 사용자 신호들을 포함하는 기저 대역(baseband) 신호를 처리하는 방법을 제공한다. 상기 방법은 기저 대역 신호에 주파수 오프셋 보상(frequency offset compensation)을 적용하는 단계를 포함하며, 그에 의해 각각의 주파수-시프트 기저 대역 신호를 형성한다. 각각의 주파수 보상은 복수의 선택된 주파수 오프셋만큼 기저 대역 신호를 시프트하며 각각의 결과적인 주파수-시프트 기저 대역 신호는 주파수-시프트 사용자 신호를 포함한다. 상기 방법은 또한 주파수-시프트 사용 신호들 중 적어도 몇몇을 그룹에 할당하는 단계를 포함한다. 각각의 그룹은 주파수 보상들 중 하나에 대응하며, 상기 할당은 각각의 그룹이 대응하는 주파수 보상에 의해 결정되는 범위내에 놓이는 추정된(estimated) 주파수 오프셋을 갖는 주파수-시프트 사용자 신호들을 포함하도록 수행된다. 상기 방법은 주파수-시프트 사용자 신호에 기초한 각각의 사용자 신호의 주파수 오프셋 및 주파수-시프트 사용자 신호를 포함하는 그룹의 주파수 보상을 추정하는 단계를 더 포함한다.
주파수 오프셋 보상, 주파수-시프트 기저 대역 신호, 고속 푸리에 변환, 피크 검출, 단일 탭 필터, FDMA, 도플러 시프트, 블록 에러 레이트(BLER), RACH 프리앰블 신호

2. 发明公开

KR1020110108335A 무선 네트워크들, 기지국 트랜시버들, 및 무선 네트워킹 디바이스들에서의 기저대역 복원 有权
标题翻译：无线网络中的基带恢复，基站收发站和无线网络设备
公开(公告)号：KR1020110108335A
公开(公告)日：2011-10-05
申请号：KR1020117014733
申请日：2009-11-19
申请人： 애플 인크.
发明人： 퀴츨러,팀
IPC分类号： H04L27/26 , H04L7/00 , H04L25/00
CPC分类号： H04W80/04 , H04L1/205 , H04L7/0029 , H04L7/0062 , H04L7/007 , H04L7/04 , H04L25/067
摘要： Baseband recovery in wireless networks, base transceiver stations, and wireless networking devices may be implemented to minimize the number of timing symbols while at the same time enabling wireless devices to use a relatively low per-symbol sampling rate, so that minimal processing is required to implement the timing recovery. In one embodiment, a relatively low number of samples is taken per expected symbol interval during the training sequence. A subset of the samples is selected and processed to determine error signals for each of the samples. The error signals are multiplied by the expected symbol and summed to form an error signal. The error signal is used to adjust the set of samples that will be used and processed in connection with subsequent symbols. The error signal is also used to interpolate between available samples to infinitesimally approach the point of maximum eye opening.

3. 发明公开

KR1020070070172A 기저장된 값을 이용한 메트릭 계산 有权
标题翻译：使用预先存储值的量度计算
公开(公告)号：KR1020070070172A
公开(公告)日：2007-07-03
申请号：KR1020077008118
申请日：2005-09-09
申请人： 엠스타 세미콘덕터, 인코퍼레이티드 , 엠스타 소프트웨어 알앤디 (센젠) 리미티드 , 엠스타 프랑스 에스에이에스 , 엠스타 세미콘덕터인크
发明人： 바라돈씨릴
IPC分类号： H04L25/00
CPC分类号： H04L25/03292 , H04L25/03184 , H04L25/03235
摘要： The trellis processing apparatus and method achieve a reduced computational structure when implementing a DDFSE-like branch metrics calculation by pre-storing computed values, which can be re-used.
摘要翻译：当通过预先存储可重新使用的计算值来实现类似DDFSE的分支度量计算时，网格处理装置和方法实现了减少的计算结构。

4. 发明公开

KR1020070008618A 자기적 차동 입력 失效
标题翻译：磁力差分输入
公开(公告)号：KR1020070008618A
公开(公告)日：2007-01-17
申请号：KR1020067020465
申请日：2005-03-23
申请人： 실리콘 래버래토리즈 인코포레이티드
发明人： 존슨,리차드,에이.
IPC分类号： H04L25/00 , H05K1/02
CPC分类号： H04B15/00 , H05K1/0228
摘要： A magnetically differential input circuit (20) is arranged to define at least two loops (L1 and L2), wherein each of the loops traverses the input (231) of a receiving circuit. The loops (L1 and L2) are physically arranged so that a source of interference (L3) induces opposing signals in the loops (L1 and L2), thereby effecting cancellation of the interference at the input (231) of the receiving circuit. In one embodiment, the input circuit (20) is arranged to be electrically differential as well as magnetically differential. ® KIPO & WIPO 2007
摘要翻译：磁差分输入电路（20）被布置成限定至少两个回路（L1和L2），其中每个回路穿过接收电路的输入端（231）。物理地布置环路（L1和L2），使得干扰源（L3）在环路（L1和L2）中引起相反的信号，从而消除接收电路的输入端（231）处的干扰。在一个实施例中，输入电路（20）被布置为电差分以及磁差分。 ®KIPO＆WIPO 2007

5. 发明公开

KR1020060064603A 캐리어 누설을 억제하는 방법 및 시스템 无效
标题翻译：用于抑制载波泄漏的方法和系统
公开(公告)号：KR1020060064603A
公开(公告)日：2006-06-13
申请号：KR1020067000276
申请日：2004-04-30
申请人： 인터디지탈 테크날러지 코포레이션
发明人： 데미르알파슬란 , 카자케비치레오니드 , 하크탄비르
IPC分类号： H04B1/04 , H04L27/04 , H04L25/00
CPC分类号： H04B1/30 , H03C3/406 , H04L2027/0016 , H04L2027/0018
摘要： A method and system for determining at least one DC offset compensation value used to suppress carrier leakage occurring on real and imaginary signal paths in an analog radio transmitter when a significant temperature change in the transmitter is detected. At least one DC offset signal having a level that corresponds to the at least one DC offset compensation value is provided to a digital DC offset compensation module which adjusts the DC level of at least one of the real and imaginary signal paths.
摘要翻译：一种用于在检测到发射机中的明显的温度变化时，确定至少一个DC偏移补偿值用于抑制在模拟无线电发射机的实信号路径和虚信号路径上发生的载波泄漏的方法和系统。具有对应于至少一个DC偏移补偿值的电平的至少一个DC偏移信号被提供给数字DC偏移补偿模块，其调整实信号路径和虚信号路径中的至少一个的DC电平。

6. 发明公开

KR1020060028766A 캐리어 누설을 억제하는 방법 및 시스템 失效
标题翻译：在这种情况下，系统会自动启动
公开(公告)号：KR1020060028766A
公开(公告)日：2006-04-03
申请号：KR1020057023443
申请日：2004-04-30
申请人： 인터디지탈 테크날러지 코포레이션
发明人： 데미르알파슬란 , 카자케비치레오니드 , 하크탄비르
IPC分类号： H04B1/04 , H04L27/04 , H04L25/00
CPC分类号： H04B1/30 , H03C3/406 , H04L2027/0016 , H04L2027/0018
摘要： A method and system for determining at least one DC offset compensation value used to suppress carrier leakage occurring on real and imaginary signal paths in an analog radio transmitter when a significant temperature change in the transmitter is detected. At least one DC offset signal having a level that corresponds to the at least one DC offset compensation value is provided to a digital DC offset compensation module which adjusts the DC level of at least one of the real and imaginary signal paths.
摘要翻译：一种用于确定至少一个DC偏移补偿值的方法和系统，所述至少一个DC偏移补偿值用于当检测到发射机中的显着温度变化时抑制在模拟无线电发射机中的实际和虚拟信号路径上发生的载波泄漏。具有与至少一个DC偏移补偿值对应的电平的至少一个DC偏移信号被提供给数字DC偏移补偿模块，该模块调整实信号路径和虚信号路径中的至少一个的DC电平。

7. 发明公开

KR1020040048059A 에스디알 통신시스템을 위한 베이스밴드 코어 및 그의제어방법 失效
标题翻译：用于SDR通信系统的基带芯及其控制方法
公开(公告)号：KR1020040048059A
公开(公告)日：2004-06-07
申请号：KR1020020075822
申请日：2002-12-02
申请人： 전자부품연구원
发明人： 서정욱 , 이경택 , 최종찬
IPC分类号： H04L25/00
CPC分类号： H04B1/0003 , H04L25/02
摘要： PURPOSE: A baseband core for an SDR(Software Defined Ratio) communication system and a controlling method thereof are provided to perform operations of baseband parts of various communication systems by using a baseband core for the SDR. CONSTITUTION: A baseband core for an SDR communication system includes a MCU(Modem Control Unit), an SBU(SDR Baseband Unit), and an FMMU(Frame and Memory Management Unit). The MCU(100) controls a process for selecting plural functional modules according to module flag signals, provides parameters of the selected functional modules, and provides the chain information and the processing speed matching information of the functional modules. The SBU(110,120) includes the functional modules and operates the corresponding functional modules according to the module flag signals and the parameters. The FMMU(130) inputs data into or outputs the data from the functional modules of the SBU by using the processing speed and the chain information.
摘要翻译：目的：提供用于SDR（软件定义比率）通信系统的基带内核及其控制方法，以通过使用用于SDR的基带内核来执行各种通信系统的基带部分的操作。构成：用于SDR通信系统的基带内核包括MCU（调制解调器控制单元），SBU（SDR基带单元）和FMMU（帧和存储器管理单元）。 MCU（100）根据模块标志信号控制选择多个功能模块的处理，提供所选功能模块的参数，并提供功能模块的链信息和处理速度匹配信息。 SBU（110,120）包括功能模块，并根据模块标志信号和参数操作相应的功能模块。 FMMU（130）通过使用处理速度和链信息将数据输入到SBU的功能模块中或从其输出数据。

8. 发明公开

KR1020030071810A 출력 및 입력 패킷 프로세싱 통신 장치, 트랜시버 유닛, 버퍼 시스템, 베이스밴드 시스템, 및 버퍼 시스템에 데이터를 저장하는 방법 失效
标题翻译：输出和输入分组处理通信设备，收发器单元，缓冲器系统，基带系统以及将数据存储在缓冲器系统中的方法
公开(公告)号：KR1020030071810A
公开(公告)日：2003-09-06
申请号：KR1020037009321
申请日：2002-01-14
申请人： 인터내셔널 비지네스 머신즈 코포레이션
发明人： 푸레르시메온 , 마이발드디에트리흐 , 스코트볼프강
IPC分类号： H04L25/00
CPC分类号： H04W88/02 , H04W52/0229 , H04W84/10 , H04W84/18 , Y02D70/144
摘要： 본 발명은 단거리의 무선 통신 시스템을 위한 베이스밴드 시스템을 제공한다. 그것은 블루투스 베이스밴드 사양에 알맞고, 효율적인 하드웨어 회로를 위해 적합하며, 저전력, 소형 저비용의 무선 서브 시스템 설계를 제공한다. 베이스밴드 시스템은 트랜시버 유닛 및 버퍼 유닛을 포함하여, 상기 시스템은 효율적인 게이트 카운트 및 감소된 전력 소모를 갖는다. 트랜시버 유닛 설계는 직렬로 접속되는 복수의 신호 프로세싱 유닛을 포함하는데, 각각의 신호 프로세싱 유닛은 공통 클럭 신호에 의해 클럭킹된다. 모드 라인은 전송 모드와 수신 모드 사이에서 각각의 신호 프로세싱 유닛을 스위칭하는 각각의 신호 프로세싱 유닛에 접속된다. 각각의 신호 프로세싱 유닛이 접속되는 제어 라인은 전송 모드에서 하나 이상의 선행 신호 프로세싱 유닛에 또는 수신 모드에서 하나 이상의 후속 신호 프로세싱 유닛에 흐름 제어 정보를 전달한다. 버퍼 유닛은 플렉서블 메모리 조직 개념을 적용하는 버퍼 시스템을 포함해서, 게이트 카운트 및 전력 소모에 있어서 효율적 버퍼 또는 저장 소자의 구현을 가져오고, 가변 길이 사용자 패킷을 위해 메모리를 동적으로 할당하는 데 융통성을 제공한다. 제 1 프로세싱 유닛 및 제 2 프로세싱 유닛의 데이터를 저장하는 버퍼 시스템은 각각의 저장 소자가 제 1 저장 유닛 및 제 2 저장 유닛을 포함하는 복수의 저장 소자를 포함한다. 제 1 및 제 2 모드 사이에서 각각의 저장 소자를 스위칭하기 위해 스위치 서브 시스템이 제공된다. 제 1 모드에서, 각각의 제 1 저장 유닛은 제 1 프로세싱 유닛에 의해 어드레싱 가능하고, 각각의 제 2 저장 유닛은 제 2 프로세싱 유닛에 의해 어드레싱 가능하며, 제 2 모드에서, 각각의 제 2 저장 유닛은 제 1 프로세싱 유닛에 의해 어드레싱 가능하고, 각각의 제 1 저장 유닛은 제 2 프로세싱 유닛에 의해 어드레싱 가능하다.

9. 发明授权

KR100379404B1 케이블 모뎀의 헤더 데이터 구조 및 압축 방법 失效
标题翻译： 케이블모뎀의헤이터구조및법방법
公开(公告)号：KR100379404B1
公开(公告)日：2003-04-10
申请号：KR1020010004866
申请日：2001-02-01
申请人： 엘지전자 주식회사
发明人： 박민영
IPC分类号： H04L25/00
摘要： PURPOSE: A header data structure of a cable modem and a suppression method are provided, which maximizes an efficiency of a cable network by minimizing a size of a PHS(Payload Header Suppression) related data to be transmitted in a configuration file or in a MAC(Media Access Control) management message. CONSTITUTION: According to a header data structure of a cable modem used in transmitting/receiving header data in a cable network, the header data structure includes a PHSF(Payload Header Suppression Field) having only byte string suppressed in sequence as a real value of a suppression field, and a PHSM(Payload Header Suppression Mask) having position information of a part to be suppressed to recover a suppressed packet, and a PHSS(Payload Header Suppression Size) having the whole payload header size to be suppressed, and a PHSV(Payload Header Suppression Verify) verifying whether the PHSF is constituted properly by comparing the PHSF with a field to be suppressed actually, and a PHSI(Payload Header Suppression Index) having an index value as to the PHSF, PHSM, PHSS and PHSV information.
摘要翻译：目的：提供了一种电缆调制解调器的头部数据结构和一种抑制方法，其通过最小化要在配置文件或MAC中传送的PHS（有效载荷报头抑制）相关数据的大小来最大化电缆网络的效率（媒体访问控制）管理消息。组成：根据用于在有线网络中发送/接收报头数据的电缆调制解调器的报头数据结构，报头数据结构包括仅具有字节串的PHSF（有效负载报头抑制字段），作为抑制字段以及具有要抑制的部分的位置信息以恢复被抑制的分组的PHSM（有效载荷报头抑制掩码）以及具有要被抑制的整个有效载荷报头大小的PHSS（有效载荷报头抑制尺寸）以及PHSV（有效载荷报头抑制验证）通过比较PHSF与实际要抑制的字段来验证PHSF是否正确构成，以及具有关于PHSF，PHSM，PHSS和PHSV信息的索引值的PHSI（有效载荷报头抑制索引）。

10. 发明公开

KR1020020081248A 클럭신호선을 통해 데이터신호를 송수신하기 위한 시스템및 방법 无效
标题翻译：通过时钟信号线发送和接收数据信号的系统和方法
公开(公告)号：KR1020020081248A
公开(公告)日：2002-10-26
申请号：KR1020027008940
申请日：2001-10-30
申请人： 실리콘 이미지, 인크.
发明人： 김규동 , 김민규 , 황승호
IPC分类号： H04L25/00
摘要： 본 발명의 시스템은 클럭 및 데이터신호들을 동일한 전송선을 통해 전송하는 고유한 전송장치를 포함한다. 수신장치는 상기의 동일한 전송선을 이용하여 데이터신호를 전송장치로 되돌려 보낸다. 전송장치는 클럭 생성장치와 디코더 및 라인 인터페이스를 포함한다. 클럭 생성장치는 가변위치의 하강엣지를 포함하는 클럭신호를 생성한다. 상기 하강엣지의 위치는 수신장치에 의해 디코딩되어 상기 클럭신호에서 데이터를 추출한다. 상기 수신장치는 클럭 재생성장치와 데이터 디코더 및 복귀 채널 인코더를 포함한다. 클럭 재생성장치는 전송선을 감시하고, 신호들을 수신하여 필터링하며, 상기 전송선상의 신호로부터 수신장치의 클럭신호를 생성한다. 복귀 채널 인코더는 신호들을 생성하여 전송선에 싣는다. 신호는 전송장치에 의해 제공되는 클럭 및 데이터신호상에 실리거나 겹쳐진다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式