专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101619687B1 대역통과 변조를 사용하여 유도 결합된 RFID 시스템 내의 전용 데이터 채널을 생성하기 위한 방법 및 장치 有权
标题翻译：用于使用带通调制在感应耦合RFID系统中生成专用数据通道的RFID方法和装置
公开(公告)号：KR101619687B1
公开(公告)日：2016-05-10
申请号：KR1020147030542
申请日：2012-06-11
申请人： 태그-컴 인크.
发明人： 만쿠타진더
IPC分类号： H04B5/00 , G06K7/08 , H01F38/14 , H03M7/32 , H04B1/59
CPC分类号： H04B5/0062 , G06K19/0723 , H04B5/0075 , H04B5/0081
摘要： 수신무선주파수(radio frequency: RF) 신호를변형하기위한유도결합장치는유도성소자를포함한다. 가변임피던스회로는유도성소자에전기결합된출력을포함한다. 대역통과델타시그마변조기가가변임피던스회로에결합되고, 가변임피던스회로의출력을디지털제어한다. 수신 RF 신호는유도성소자의결합된임피던스가가변임피던스회로의출력에따라조정됨에따라변형된다.

2. 发明公开

KR1020110067735A 계수 평균화 기법을 적용한 계수 곱셈기 및 이를 이용한 디지털 델타-시그마 변조기 有权
标题翻译：使用系数平均法的系数乘法器和使用其的数字三角形调制器
公开(公告)号：KR1020110067735A
公开(公告)日：2011-06-22
申请号：KR1020090124438
申请日：2009-12-15
申请人： 한국전자통신연구원
发明人： 조민형 , 김이경 , 권종기
IPC分类号： H03M3/02 , H03M7/32
CPC分类号： H03M7/3004 , H03M7/3033 , H03M7/304
摘要： PURPOSE: A coefficient multiplier with a coefficient averaging technique and digital delta-sigma modulator using the same are provided to form a coefficient multiplier which occupies a small chip size, thereby simplifying the entire structure. CONSTITUTION: A coefficient multiplier(600) comprises a first cascade multiplier(610a), a second cascade multiplier(610b), and a switch(630). The first cascade multiplier has 2^1 coefficient. The second cascade multiplier has 2^2 coefficient. The switch alternatively outputs output signals of the first and second cascade multipliers according to a switch control signal. A digital delta-sigma modulator obtains high resolution information by averaging the output signals by oversampling. An effective output value of the coefficient multiplier is 3 corresponding to the average value of final output signals.
摘要翻译：目的：提供具有系数平均技术的系数乘法器和使用其的数字Δ-Σ调制器以形成占用小芯片尺寸的系数乘法器，从而简化了整个结构。构成：系数乘法器（600）包括第一级联乘法器（610a），第二级联乘法器（610b）和开关（630）。第一级联乘法器具有2 ^ 1系数。第二级联乘法器具有2 ^ 2系数。交换机根据开关控制信号交替地输出第一和第二级联乘法器的输出信号。数字Δ-Σ调制器通过过采样对输出信号进行平均而获得高分辨率信息。系数乘法器的有效输出值与最终输出信号的平均值相对应。

3. 发明公开

KR1020100005233A 움직임 벡터 계산방법 有权
标题翻译：运动矢量计算方法
公开(公告)号：KR1020100005233A
公开(公告)日：2010-01-14
申请号：KR1020097025003
申请日：2003-04-16
申请人： 파나소닉 주식회사
发明人： 곤도사토시 , 가도노신야 , 하가이마코토 , 아베기요후미
IPC分类号： H03M7/32
CPC分类号： H04N19/52 , H04N19/103 , H04N19/105 , H04N19/107 , H04N19/127 , H04N19/136 , H04N19/137 , H04N19/159 , H04N19/16 , H04N19/172 , H04N19/176 , H04N19/184 , H04N19/30 , H04N19/423 , H04N19/46 , H04N19/51 , H04N19/513 , H04N19/573 , H04N19/577 , H04N19/58 , H04N19/583 , H04N19/61 , H04N19/70
摘要： When a block (MB22) referred to by a motion vector has a plurality of motion vectors in a direct mode, a scaling is performed on a value obtained by selecting an average or one of the plurality of motion vectors to thereby determine two motion vectors (MV23) and (MV24) used for the picture-to-picture prediction of a picture (P23) to be encoded.
摘要翻译：当由运动矢量引用的块（MB22）具有直接模式的多个运动矢量时，对通过选择多个运动矢量中的一个或多个运动矢量而获得的值执行缩放，从而确定两个运动矢量 MV23）和（MV24）用于要编码的图像（P23）的图像到图像预测。

4. 发明授权

KR100893885B1 다중-비트 시그마-델타 변조기용의 디더링 및 다중-한계값생성 기능을 갖는 정전용량이 작고, 킥백 잡음이 낮은다중-레벨 양자화기 입력단 失效
标题翻译：具有用于多位Σ-Δ调制器的抖动和多阈值生成的多电平量化器的低电容，低反冲噪声输入级
公开(公告)号：KR100893885B1
公开(公告)日：2009-04-20
申请号：KR1020037016656
申请日：2002-06-19
申请人： 노키아 코포레이션
发明人： 루하안티 , 루오트살라이넨타르모 , 테르발루오토주시-펙카
IPC分类号： H03M3/02 , H03M7/32
CPC分类号： H03M3/334 , H03M3/332 , H03M3/424
摘要： N-레벨 양자화기 회로는 하나의 아날로그 입력 단자 및 N-1개의 출력 단자를 지니며, 샘플링된 입력 전압 신호를 제공하도록 상기 입력 단자에 연결되어 있는 샘플링 회로; 상기 샘플링된 입력 전압 신호를 전류 신호로 변환하고 증폭된 샘플링된 입력 신호를 제공하는 적어도 하나의 전치증폭기 단; 각각의 비교기 단이 상기 적어도 하나의 전치증폭기 단의 출력에 연결된 입력을 지니고 상기 입력 전류를 균등하게 공유하는 N-1개의 비교기 단을 포함한다. 상기 N-1개의 비교기 단 중 개별적인 비교기 단들이 상기 증폭된 샘플링된 신호를 N-1개의 기준 신호 중 관련 기준 신호와 비교하도록 동작한다. 상기 양자화기는, 개별적인 래치들이 상기 N-1개의 비교기 중 하나의 비교기의 출력 상태를 래칭하고 상기 양자화기 회로의 N-1개의 디지털 출력 단자 중 하나의 디지털 출력 단자에 연결된 출력을 지니는 N-1개의 래치를 더 포함한다. 상기 N-1개의 비교기 중 개별적인 비교기들이 상기 N-1개의 래치로부터 나머지 비교기들로 그리고 상기 양자화기 회로의 입력 단자로의 잡음 피드백을 억압하기 위해 복수개의 공통 게이트 구성 트랜지스터를 사용하여 구성된다. 한 실시예에서는, 공통 전치증폭기 단의 사용은 또한 상기 양자화기의 입력 정전용량을 저감시키는 데 일조하고, 그럼으로써 루프 필터의 출력 증폭기(이는 적분기일 수 있음)에 걸린 용량성 부하를 저감시킨다. 상기 양자화기는 적어도 하나의 전치증폭기 단의 출력에 연결된 출력을 지니는 디더 신호 생성기, 및 상기 N-1개의 기준 신호를 출력시키는 한계 신호 생성기를 더 포함한다. 상기 한계 신호 생성기 는 단순히 양(+) 및 음(-)의 기준 전압들 간에 연결된 직렬 결합 저항들의 스트링을 사용하여 구성될 수도 있고, 배율형 전류 미러들에 공급되는 트랜스컨덕터가 이용될 수도 있다.

5. 发明公开

KR1020060044693A 디지털 신호 처리 장치 및 디지털 신호 처리 방법 无效
标题翻译：数字信号处理装置和数字信号处理方法
公开(公告)号：KR1020060044693A
公开(公告)日：2006-05-16
申请号：KR1020050024582
申请日：2005-03-24
申请人： 소니 주식회사
发明人： 노구치마사요시 , 이치무라겐 , 스즈키노부카즈
IPC分类号： H03M7/36 , H03M7/32
CPC分类号： H04B14/062
摘要： 본 발명은 샘플링 주파수가 정수배로 상이한 1비트 신호를 노이즈 없도록 연계시키는 것을 실현한다.
디지털 신호 처리 장치, 뮤트 패턴 신호, 디지털 오디오 신호, 크로스페이드

6. 发明授权

KR100377501B1 선택가능한데시메이션비율을갖는데시메이션필터 失效
公开(公告)号：KR100377501B1
公开(公告)日：2003-05-23
申请号：KR1019950017018
申请日：1995-06-23
申请人： 제너럴 일렉트릭 캄파니
发明人： 다니엘아서스타버 , 도널드토마스맥그라스
IPC分类号： H03M7/32
CPC分类号： H03H17/0664
摘要： A decimation filter for filtering an externally derived stream of quantized electrical signals having a predetermined rate includes a coefficient generator responsive to a set of externally derived decimation-ratio select signals to provide a separate normalized coefficient signal at each respective one of a plurality of output ports. An accumulator is coupled to the coefficient generator to receive each normalized coefficient signal generated therein. The accumulator receives the stream of quantized electrical signals so as to produce, upon masking with respective ones of the received normalized coefficient signals, a plurality of accumulator output signals. An overflow detector is coupled to the accumulator to detect and correct any overflow condition arising in the accumulator.
摘要翻译：用于对具有预定速率的量化电信号的外部导出流进行滤波的抽取滤波器包括响应于一组外部导出的抽取比选择信号的系数发生器，以在多个输出端口中的每一个相应的输出端口处提供单独的归一化系数信号。累加器耦合到系数发生器以接收其中产生的每个归一化系数信号。累加器接收量化的电信号流，以便在用相应的接收到的归一化系数信号进行掩蔽时产生多个累加器输出信号。溢出检测器连接到累加器，以检测和纠正累加器中出现的任何溢出情况。

7. 发明公开

KR1020010045789A 기준전압을 단순화한 시그마 델타 변환기 无效
标题翻译： SIGMA-DELTA转换器简化参考电压
公开(公告)号：KR1020010045789A
公开(公告)日：2001-06-05
申请号：KR1019990049232
申请日：1999-11-08
申请人： 삼성전자주식회사
发明人： 김남걸
IPC分类号： H03M7/32
CPC分类号： H03M3/382 , H03M3/50
摘要： PURPOSE: A sigma-delta converter simplifying reference voltage is provided to solve the obstacles occurring to characteristics of offset voltage and temperature when positive and negative reference voltages are generated. CONSTITUTION: In an one-bit sigma-delta converter simplifying reference voltage, a first switch(110) receives an analog input signal(Vin). A second switch(120) is connected to the first switch(110). An integrator(130) connected to the first switch(110) integrates the analog input signal(Vin). A quantizer(140) connected to the integrator(130) generates a comparison signal(Bit) after comparing between the integrated signal(V1) from the integrator(130) and a set value. A control logic(150) connected between the quantizer(140) and the second switch(120) controls the second switch(120) responding to the comparison signal(Bit).
摘要翻译：目的：提供简化参考电压的Σ-Δ转换器，以解决当产生正负参考电压时发生偏移电压和温度特性的障碍。构成：在一比特Σ-Δ转换器中简化参考电压，第一开关（110）接收模拟输入信号（Vin）。第二开关（120）连接到第一开关（110）。连接到第一开关（110）的积分器（130）对模拟输入信号（Vin）进行积分。连接到积分器（130）的量化器（140）在从积分器（130）的积分信号（V1）与设定值进行比较之后生成比较信号（Bit）。连接在量化器（140）和第二开关（120）之间的控制逻辑（150）根据比较信号（Bit）控制第二开关（120）。

8. 发明公开

KR1019970031383A 디지털신호뮤트방법과디지털신호뮤트방법을이용하는디지털신호처리장치와디지털신호기록장치 失效
标题翻译：数字信号处理装置和使用数字信号静音方法和数字信号静音方法的数字信号记录装置
公开(公告)号：KR1019970031383A
公开(公告)日：1997-06-26
申请号：KR1019960059202
申请日：1996-11-28
申请人： 소니 주식회사
发明人： 이찌무라겐 , 노구찌마사요시
IPC分类号： H03M7/32
摘要： 1비트 디지털신호를 뮤트하기 위한 뮤트회로는 특별한 회로구성을 필요로 하지 않는다. 1비트 디지털신호를 뮤트하기 위한 뮤트신호는, 1비트 디지털신호를 변환하기 위해 이용되는 무한응답필터의 저지주파수가 뮤트명령에 대응하여 생성되는 뮤트신호의 스펙트럼분포와 일치하도록 선택된다.

9. 发明公开

KR1019940023045A 유휴 잡음이 감소된 디지탈 - 아날로그 변환기 및 유휴 잡음을 감소시키는 방법 无效
标题翻译：减少空闲噪声的数模转换器和减少空闲噪声的方法
公开(公告)号：KR1019940023045A
公开(公告)日：1994-10-22
申请号：KR1019940003706
申请日：1994-02-28
申请人： 모토로라 솔루션즈, 인크.
发明人： 박상일 , 류차완
IPC分类号： H03M7/32
摘要： 디지탈-아날로그 변환기(DAC)(20)는 유휴 잡음에 쉽게 영향을 받는 데이타 변환기(21)를 포함한다. 아날로그 제로 레벨에 대응하는 디지탈 입력 신호인 유휴 패턴을 DAC(20)가 수신할 때 유휴 상태가 발생한다. DAC(20)는 비유휴 패턴을 수신하는 동안 데이타 변환기(21)의 출력을 출력신호로서 제공한다. DAC(20)가 제1의 선정된 시간 주기동안 유휴 패턴을 연속적으로 감지한 뒤, DAC(20)는 아날로그 제로 레벨을 출력신호로서 제공한다. 유휴 패턴이 사라진 뒤 제2의 선정된 시간에 DAC(20)는 데이타 변환기(21)의 출력을 출력신호로서 다시 제공한다. 제1의 선정된 시간은 데이타 변환기(21)를 통한 전파 지연에 거의 대응하는 반면, 제2의 선정된 시간주기는 데이타 변환기(21)를 통한 1/2전파지연에 대응한다.

10. 发明公开

KR1020150003823A 저역 통과 델타 시그마 변조기를 이용하는 백스캐터 RFID 시스템에서 전용 데이터 채널을 생성하기 위한 장치 无效
标题翻译：在使用低通三角协调调制器的背板式RFID系统中生成专用数据通道的设备
公开(公告)号：KR1020150003823A
公开(公告)日：2015-01-09
申请号：KR1020147032170
申请日：2012-06-11
申请人： 디알엔씨 홀딩스, 인크.
发明人： 만쿠타진더
IPC分类号： H04B1/59 , H03M7/32 , H04B7/005 , H04L27/34
CPC分类号： H01Q1/2225 , G06K19/0701 , G06K19/0723 , H04B1/59 , H04B7/005 , H04L27/34
摘要： 안테나의 반사 계수에 따라 인입하는 RF 신호를 백스캐터링하기 위한 안테나를 포함하는 통신 장치가 개시된다. 통신 장치는 자신의 입력에서 신호를 변조하고 가변 임피던스 회로의 출력을 디지털적으로 제어하는 적어도 하나의 저역 통과 델타 시그마 변조기를 포함하며, 안테나의 반사 계수는 가변 임피던스 회로의 출력에 기초하여 변동된다. 이 통신 디바이스는 RFID 태그들과 같은 애플리케이션들에서 이용될 수 있다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式