专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR102481711B1 디지털 위상 고정 루프 회로, 이를 포함하는 시스템 온 칩 및 이의 동작 방법 有权
公开(公告)号：KR102481711B1
公开(公告)日：2022-12-27
申请号：KR1020200104775
申请日：2020-08-20
IPC分类号： H03L7/099 , H03L7/087 , H03L7/081 , H03L7/091
摘要： 본발명의실시예에따른디지털위상-고정루프회로는최적간격타임-디지털컨버터, 디지털제어발진기, 제1 서브회로, 제2 서브회로, 제1 하이브리드스위치드커패시터회로, 제2 하이브리드스위치드커패시터회로및 시퀀스캘리브레이션회로를포함한다. 상기최적간격타임-디지털컨버터는제1 주파수를가지는기준클럭신호와제2 주파수를가지는출력클럭신호가분주된분주클럭신호를비교하여상기기준클럭신호와상기분주클럭신호사이의양자화된타이밍에러들을나타내는, 부호를포함하는제1 디지털값을출력한다. 상기디지털제어발진기는상기출력클럭신호를생성한다. 상기제1 서브회로는상기제1 디지털값에기초하여제1 스위칭신호와제1 제어전압을생성한다. 상기제2 서브회로는상기제1 디지털값에기초하여제2 스위칭신호와제2 제어전압을생성한다. 상기제1 하이브리드스위치드커패시터회로는상기제1 제어전압을저장하고, 상기제1 스위칭신호에응답하여상기제1 제어전압을상기디지털제어발진기에제공한다. 상기제2 하이브리드스위치드커패시터회로는상기제2 제어전압을저장하고, 상기제2 스위칭신호에응답하여상기제2 제어전압을상기디지털제어발진기에제공한다. 상기시퀀스캘리브레이션회로는상기분주클럭신호와상기제1 디지털값에기초하여상기양자화된타이밍에러들과관계된타임문턱값들이타겟문턱값들에수렴하도록상기타임문턱값들을조절하고, 상기조절된타임문턱값들에기초한지연웨이트값들을상기최적간격타임-디지털컨버터에제공한다. 상기디지털제어발진기는상기제1 제어전압과상기제2 제어전압에기초하여상기출력클럭신호의주파수를조절한다.

2. 发明授权

KR102479979B1 위상 고정 루프 회로, 이를 이용한 듀티 사이클 보정 방법, 및 이를 이용한 전자 장치 有权
公开(公告)号：KR102479979B1
公开(公告)日：2022-12-20
申请号：KR1020180089137
申请日：2018-07-31
IPC分类号： H03L7/081 , H03L7/085 , H03K5/156
摘要： 위상고정루프회로가제공된다. 상기위상고정루프회로는클록더블러(clock doubler), 전압-전류회로(Gm circuit)에서의전압과기준전압사이의차이를나타내는제1 값을출력하는비교기(comparator)로서, 기준전압은비교기의오프셋(offset)을보상하기위해조절되는비교기, 및비교기에서출력된제1 값을수신하고, 비교기에서출력된제1 값에서오차를추출하고, 추출된오차에따라위상고정루프의듀티사이클의클록엣지(clock edge)를지연함으로써, 위상고정루프의듀티사이클을조절하는듀티사이클보정회로를포함한다.

3. 发明授权

KR102478697B1 주파수 오프셋 보상 및 주파수 누설 최소화가 가능한 직접 디지털 주파수 합성기 有权
公开(公告)号：KR102478697B1
公开(公告)日：2022-12-16
申请号：KR1020210000856
申请日：2021-01-05
IPC分类号： H03L7/18 , H03L7/189 , G06F1/03
摘要： 본발명은주파수오프셋보상및 주파수누설최소화가가능한직접디지털주파수합성기를개시한다. 본발명에따르면, 주파수제어워드를누적하여위상정보를생성하는위상누적기; 상기위상누적기가출력하는위상정보를사인파의진폭으로변환하는디지털디코더; 및상기디지털디코더가변환한진폭을아날로그신호로변환하여출력하는비선형디지털아날로그변환기를포함하되, 디더링에의한주파수오프셋을보상하기위해상기위상누적기는의사난수이진시퀀스가더해지는비트의 1/2 비중을갖는한 단계하위비트에서 1을차감하는주파수오프셋보상회로를포함하는직접디지털주파수합성기가제공된다.

4. 发明授权

KR102471135B1 고 선형성 위상 보간기 有权
公开(公告)号：KR102471135B1
公开(公告)日：2022-11-28
申请号：KR1020197012773
申请日：2017-11-08
IPC分类号： H03K23/00 , H03L7/16
摘要： 고선형성위상보간기(PI)(107)의설명된예들에서, 제어로직은출력신호와입력클록신호에지사이의원하는위상차이를나타내는위상값 파라미터(α)를제공할수 있다. 제1 커패시터(C1)는위상값 파라미터에비례하는커패시터상의제1 전압을생성하기위해위상값 파라미터에비례하는제1 전류(401)로제1 기간동안충전될수 있다. 제1 커패시터(C1)는제1 전압에의해오프셋된전압램프를형성하기위해일정한값을갖는제2 전류(402)로제2 기간동안추가로충전될수 있다. 기준전압(Vref)은제2 기간동안전압램프(PIout)와비교될수 있다(110). 출력신호(120)는전압램프가기준전압과동일한시간에표명될수 있다.

5. 发明授权

KR102470031B1 고속 광대역 FMCW 주파수 변조기 및 그 비선형성 보상 방법 有权
公开(公告)号：KR102470031B1
公开(公告)日：2022-11-23
申请号：KR1020200160594
申请日：2020-11-26
IPC分类号： H03L7/099 , H03L7/197 , H03L7/093 , H03L7/183
摘要： 고속광대역 FMCW 주파수변조기및 그비선형성보상방법이제공된다. 본발명의실시예에따른 FMCW 주파수변조기는, 첩신호를생성하여 DLF와 MMD로인가하는 FMPG, FMPG에서생성되어 DLF로인가되는첩 신호의이득을조정하는 AGC,기준신호와 MMD의출력신호간의차를산출하는 BBPFD, BBPFD에서출력되는차 신호를누산하되, 누산시 AGC에의해이득이조정된첩 신호를이용하는 DLF; DLF의출력신호를기초로, 첩신호를생성하여 FMCW 신호로출력하는 DCO, DCO에서생성된첩 신호를분주하되, FMPG에서생성된첩 신호를기초로분주비율을변조하는 MMD를포함한다. 이에의해, 다중변조방식의디지털위상동기화루프를주파수변조기에활용함으로써고속첩, 광대역을구현하면서도좋은클락지터성능을가질수 있게된다.

6. 发明授权

KR102462506B1 저전력을 위한 클락 게이트된 싱크로나이저를 포함하는 집적 회로와 이를 포함하는 데이터 처리 시스템 有权
公开(公告)号：KR102462506B1
公开(公告)日：2022-11-02
申请号：KR1020160015256
申请日：2016-02-05
IPC分类号： H03L7/00 , H04L7/033 , H03K5/135 , H04L7/027 , G06F1/04
摘要： 집적회로가게시된다. 상기집적회로는비동기입력신호를수신하고지연하는지연회로와, 상기지연회로의출력단자에연결된입력단자, 상기비동기입력신호를수신하는클락단자, 및상기비동기입력신호를수신하는리셋단자를포함하는제1플립플롭과, 상기제1플립플롭의출력단자에연결된싱크로나이저와, 클락신호를수신하고, 상기지연회로의제1출력값과상기제1플립플롭의제2출력값 중에서적어도하나와상기싱크로나이저의제3출력값에응답하여상기클락신호를상기싱크로나이저로공급할지를결정하는클락-게이팅회로를포함한다.

7. 发明授权

KR102458148B1 시스템 교정 및 트리밍을 위한 주파수 정보를 저장하기 위한 시스템들 및 방법들 有权
公开(公告)号：KR102458148B1
公开(公告)日：2022-10-25
申请号：KR1020187031999
申请日：2017-08-25
IPC分类号： H03L1/02 , H03L7/02 , G01R31/28

8. 发明授权

KR102451264B1 델타 시그마 디더링 셀 기반 완전 디지털 멀티플라잉 지연 고정 루프회로 有权
公开(公告)号：KR102451264B1
公开(公告)日：2022-10-06
申请号：KR1020200061122
申请日：2020-05-21
IPC分类号： H03L7/197 , H03L7/081 , H03L7/099 , H03L7/085 , H03L7/107

9. 发明授权

KR102443822B1 다중와이어 스큐를 교정하기 위한 방법 및 시스템 有权
公开(公告)号：KR102443822B1
公开(公告)日：2022-09-15
申请号：KR1020217043116
申请日：2019-01-28
IPC分类号： H04L25/14 , H04L25/02 , H04L25/03 , H04L7/00 , H04B3/462 , H04L7/033 , H03K19/21 , H03L7/08 , H03L7/081 , H03L7/087
摘要： 복수의연속적인시그널링간격에걸쳐, 복수의코드워드 - 각각의코드워드는다중와이어버스의와이어를통해복수의심볼로서수신되고, 복수의심볼은복수의다중입력비교기(MIC)에서수신되고, 각각의심볼은적어도두 개의 MIC에의해수신됨 - 를수신하기위한, 각각의코드워드에대해, 수신된심볼의대응하는선형조합을생성하기위한, 복수의연속적인시그널링간격에걸쳐복수의복합스큐측정신호 - 각각의복합스큐측정신호는하나이상의선형조합의샘플에기초함 - 를생성하기위한, 그리고다중와이어버스의와이어의와이어특유스큐값을업데이트하기위한 - 하나이상의와이어특유스큐값은적어도두 개의상이한 MIC에의해형성되는선형조합과관련되는복합스큐측정신호에따라업데이트됨 - 방법및 시스템이설명된다.

10. 发明授权

KR102421990B1 무선 디바이스의 송수신기에 대한 기준 수정 발진기를 스위칭하기 위한 시스템 및 방법 有权
公开(公告)号：KR102421990B1
公开(公告)日：2022-07-15
申请号：KR1020217021465
申请日：2016-12-19
IPC分类号： H04B1/00 , H03J5/24 , H03J7/02 , H03L7/08
摘要： 무선디바이스의송수신기내의위상잠금된루프(들)(PLL(들))에대해서다른기준수정발진기(XO)를지능적으로사용하는무선디바이스에관한시스템및 방법이본 명세서에개시된다. 제1기준주파수에서동작하는제1XO 및제1기준주파수보다큰 제2기준주파수에서동작하는제2XO를포함하는무선디바이스의동작방법의실시형태가개시된다. 일부실시형에있어서, 무선디바이스의동작방법은제1XO 또는제2XO를사용하도록무선디바이스의수신기를구성할지에관한결정을수행하고, 결정에따라서, 제1XO 또는제2XO를사용하도록무선디바이스의수신기를구성하는단계를포함한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式