会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 1. 发明公开
    • 주파수 더블러
    • 异步门和频率双重包括它
    • KR1020160020831A
    • 2016-02-24
    • KR1020140106070
    • 2014-08-14
    • 삼성전자주식회사
    • 김우석김태익김지현
    • H03B19/00H03K19/20
    • H03K5/00006H03K19/215
    • XOR 게이트와이를포함하는주파수더블러가제공된다. 상기주파수더블러는, 제1 주기를갖는서로다른위상의 N개의신호(N은자연수)를출력하는전압제어오실레이터, 및상기 N개의신호를입력받아, 상기제1 주기의절반에해당하는제2 주기의신호를출력하는 XOR 회로를포함하고, 상기전압제어오실레이터는, 상기 N개의신호에각각대응되는 N개의노드와, 상기 N개의노드를각각연결하는인버터유닛을포함하되, 상기 N개의노드는, 상기 N개의노드중 어느하나의출발노드에서동일한수의상기인버터유닛을통과는경우, 상기출발노드로회귀하도록배치되고, 상기 XOR 회로는, 동일한출력노드에연결되고, 상기 N개의노드와일대일매칭되는 N개의단위블록을포함하는제1 단위블록셋과, 상기제1 단위블록셋과실질적으로동일한제2 단위블록셋을포함하되, 상기제1 및제2 단위블럭셋은상기출력노드를공유한다.
    • 提供了XOR门和包含它的倍频器。 倍频器包括用于以第一周期和不同相位输出N个信号(N为自然数)的压控振荡器和用于输出与第一周期的一半相对应的第二周期的信号的XOR电路, N信号。 压控振荡器包括对应于N个信号的N个节点和用于将N个节点彼此连接的逆变器单元。 如果相同数量的逆变器单元在N个节点中的任何一个起始节点中通过,则N个模式被布置成返回到起始节点。 XOR电路包括第一单元块组,其包括连接到相同输出节点并且与N个节点单独匹配的N个单位块,以及实质上与第一单元块组相同的第二单位块集合。 第一个和第二个块集共享输出节点。
    • 3. 发明公开
    • 주파수 체배 가변 기능을 갖는 RF 신호 처리 장치 및 방법
    • 具有可变频率乘法功能的无线电频率信号处理器及其方法
    • KR1020130022545A
    • 2013-03-07
    • KR1020110085157
    • 2011-08-25
    • 삼성전기주식회사
    • 김준국유희용
    • H04B1/06H03B19/00
    • H04B1/1027H03L7/18H04B1/16
    • PURPOSE: A device for processing an RF signal having a frequency multiplication changing function and a method thereof are provided to change an operating frequency by changing the number of frequency multiplication when an RF signal property measured in a channel of an RF signal does not satisfy a standard. CONSTITUTION: A multiplication unit(130) multiplies a frequency of a frequency signal including a predetermined frequency according to control. A detecting unit(110) detects the property of an inputted RF signal. If the property of the RF signal detected from the detecting unit is less than a preset standard property, a control unit(120) controls the number of the frequency multiplication of the multiplication unit. A demodulating unit(150) demodulates the inputted RF signal. The demodulating unit delivers the signal property to the detecting unit. [Reference numerals] (110) Detecting unit; (120) Control unit; (130) Multiplication unit; (140) Crystal oscillating unit; (150) Demodulating unit; (160) Pre-processing unit; (b) Crystal oscillator
    • 目的:提供一种用于处理具有倍频改变功能的RF信号及其方法的装置,用于通过在RF信号的信道中测量的RF信号特性不满足频率的方式来改变频率倍数来改变工作频率 标准。 构成:乘法单元(130)根据控制将包括预定频率的频率信号的频率相乘。 检测单元(110)检测输入的RF信号的属性。 如果从检测单元检测到的RF信号的属性小于预设的标准特性,则控制单元(120)控制乘法单元的倍频数。 解调单元(150)对输入的RF信号进行解调。 解调单元将信号特性传送到检测单元。 (附图标记)(110)检测单元; (120)控制单元; (130)乘法单元; (140)晶振单元; (150)解调单位; (160)预处理单元; (b)晶振
    • 5. 发明公开
    • 마이크로파 장비의 주파수 체배기
    • 微波器件的频率乘法器
    • KR1020070090465A
    • 2007-09-06
    • KR1020060020205
    • 2006-03-03
    • 주식회사 엘트로닉스노돈석
    • 노돈석이원령옥선
    • H03B19/00
    • A frequency multiplier in a microwave device is provided to generate a 72-times multiplied frequency by amplifying a primary multiplied frequency and having more than one multiplier. A first multiplying stage amplifies a first frequency signal using a first amplifier, filters the first frequency using a first frequency filter, multiplies the result to a second frequency by using a first multiplier, filters a second frequency by using a second frequency filter, and multiplies the result to a third frequency by using a second multiplier. A third frequency filter is connected to the first multiplying stage and filters the third frequency. A second multiplying stage multiplies the third frequency signal by using a third amplifier and multiplies the result to a fourth frequency by using a third multiplier. A fourth frequency filter is connected to the second multiplying stage and filters the fourth frequency. A third multiplying stage multiplies the fourth frequency signal by using a fourth amplifier and multiplies the result to a fifth frequency by using a fourth multiplier. A fifth frequency filter is connected to the third multiplying stage and filters the fifth frequency. Isolators pass the fifth frequency signal to a single direction.
    • 提供微波器件中的倍频器,通过放大主倍频并具有多于一个的乘法器来产生72倍倍频。 第一乘法级使用第一放大器放大第一频率信号,使用第一频率滤波器对第一频率进行滤波,通过使用第一乘法器将结果乘以第二频率,使用第二频率滤波器对第二频率进行滤波,并乘法 通过使用第二乘法器将结果转换为第三频率。 第三频率滤波器连接到第一乘法级并对第三频率进行滤波。 第二乘法级通过使用第三放大器乘以第三频率信号,并通过使用第三乘法器将结果乘以第四频率。 第四频率滤波器连接到第二乘法级,并对第四频率进行滤波。 第三乘法级通过使用第四放大器乘以第四频率信号,并通过使用第四乘法器将结果乘以第五频率。 第五频率滤波器连接到第三乘法级,并对第五频率进行滤波。 隔离器将第五个频率信号传递到单个方向。
    • 9. 发明公开
    • 출력신호의 듀티 조절이 가능한 주파수 체배회로
    • 能够控制输出信号占空比的频率调制电路
    • KR1020040016326A
    • 2004-02-21
    • KR1020020048600
    • 2002-08-16
    • 삼성전자주식회사
    • 조용진이용희
    • H03B19/00
    • PURPOSE: A frequency multiplying circuit capable of controlling the duty of the output signal is provided to generate an appropriate duty at the circuit connected to the circuit following to the frequency multiplying circuit by providing the duty control circuit on the output terminal of the XOR circuit. CONSTITUTION: A frequency multiplying circuit capable of controlling the duty of the output signal includes a delay circuit(10), an XOR circuit(30) and a duty control circuit(20). The delay circuit(10) receives the input signal and delays the input signal. The XOR circuit(30) receives the input signal and the output of the delay circuit(10) and performs the exclusive logical sum. And, the duty control circuit(20) receives the output signal of the XOR circuit(30) and controls the duty thereof.
    • 目的:提供能够控制输出信号占空比的倍频电路,通过在XOR电路的输出端上提供占空比控制电路,在与倍频电路相连的电路连接的电路上产生适当的占空比。 构成:能够控制输出信号的占空比的倍频电路包括延迟电路(10),异或电路(30)和占空比控制电路(20)。 延迟电路(10)接收输入信号并延迟输入信号。 XOR电路(30)接收输入信号和延迟电路(10)的输出,并执行异或逻辑。 并且,占空比控制电路(20)接收XOR电路(30)的输出信号并控制其占空比。
    • 10. 发明授权
    • 지연 시간 보상이 가능한 위상 반전 회로
    • 相位反转电路能够进行延迟时间补偿
    • KR100281597B1
    • 2001-02-15
    • KR1019980051923
    • 1998-11-30
    • 주식회사 엘지이아이
    • 신동식
    • H03B19/00
    • 본 발명은 하이 스피드 이엠아이(EMI)제어 기술에 관한 것으로써, 보다 상세하게는 고속으로 동작하는 신호선을 갖는 회로에서 생기는 EMI를 축소시키기 위하여 사용되는 지연 시간 보상이 가능한 위상 반전 회로에 관한 것이다.
      본 발명은 EMI를 저감시키고자 싱글 라인의 입력 신호를 상호 역 위상의 복수 출력으로 형성하는 것에 있어서 버퍼의 수를 동일하게 대칭으로 형성하여 회로 소자의 전달 지연에서 초래되는 위상각의 불일치를 해소 할 수 있도록 이루어진 지연 시간 보상이 가능한 위상 반전 회로를 제공하기 위하여 하나의 동일 신호 입력단(IN)에 입력 신호를 반전 출력하는 입력반전부(10)와, 상기 신호 입력단의 레벨과 동일한 레벨로 출력하도록 복수의 버퍼(21,22)를 갖는 제1버퍼(20)와, 상기 신호 입력단의 레벨과는 반전된 레벨로 출력하도록 복수의 버퍼를(31,32) 갖는 제2버퍼(30)와, 상기 제1버퍼(20)와 제2버퍼(30)의 출력 레벨을 반전 출력하는 제1반전 출력부(40)와 제2반전 출력부(50)를 각각 결합하여 이루어지는 것을 특징으로 한다.