专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020150020794A 전자 장치 및 그 제조 방법 审中-实审
标题翻译：电子设备及其制造方法
公开(公告)号：KR1020150020794A
公开(公告)日：2015-02-27
申请号：KR1020130097674
申请日：2013-08-19
申请人： 에스케이하이닉스 주식회사
发明人： 심준섭 , 송석표 , 이재연
IPC分类号： H01L29/92
CPC分类号： H01L45/1233 , G06F3/0604 , G06F3/0647 , G06F3/0679 , G06F12/0802 , G06F2212/2024 , G06F2212/60 , G11C5/141 , G11C11/1697 , H01L27/2436 , H01L27/2463 , H01L27/2481 , H01L45/1253 , H01L45/1683
摘要： 본 발명의 실시예들이 해결하려는 과제는, 디커플링 캐패시터를 적용하여 전원 안정을 확보하고, 디커플링 캐패시터 형성시 마스크 공정을 최소화시켜 생산성을 확보함과 동시에 캐패시터의 용량을 증가시킬 수 있는 전자 장치 및 그 제조 방법을 제공하고, 상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 전자 장치는, 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 소자분리영역 및 스위칭소자를 포함하는 기판; 상기 소자분리영역과 동일한 선폭의 매립 디커플링 캐패시터; 및 상기 스위칭 소자 사이의 기판 상부에 형성된 가변저항소자를 포함할 수 있다. 상술한 실시예들에 의한 전자 장치 및 그 제조 방법에 의하면, 디커플링 캐패시터를 적용하여 전원 안정을 확보하고, 디커플링 캐패시터 형성시 마스크 공정의 최소화에 따른 생산성을 확보와 캐패시터의 용량 증가가 가능하다.
摘要翻译：本发明的实施例的目的是提供一种电子设备，其可以通过应用去耦电容器来确保功率稳定性，并且通过在形成去耦电容器时最小化掩模处理来确保生产率并增加电容器的容量，以及制造方法一样。为此，根据本发明实施例的电子设备包括：半导体存储器，其中半导体存储器包括：包括隔离区域和开关元件的衬底; 具有与隔离区域相同的线宽的嵌入式去耦电容器; 以及形成在开关元件之间的基板上的可变电阻元件。根据上述实施例的电子器件及其制造方法，应用去耦电容器以确保功率稳定性，并且当形成去耦电容器以确保生产率并增加电容器的容量时，掩模处理最小化。

2. 发明公开

KR1020110136046A 세라믹칩 성능검사기 无效
标题翻译：陶瓷灯电气性能评估系统
公开(公告)号：KR1020110136046A
公开(公告)日：2011-12-21
申请号：KR1020100055806
申请日：2010-06-14
申请人： 공주대학교 산학협력단
发明人： 김성관 , 배진호 , 김용태
IPC分类号： H01L21/66 , H01L29/92 , G01R31/26
摘要： PURPOSE: A ceramic chip performance checking device is provided to measure electrical properties of a ceramic chip using a piezoelectric device without electromagnetic noise, thereby enabling a user to semi-permanently use the checking device. CONSTITUTION: A piezoelectric transducer(PZT) actuator(5) applies vibration displacement for probing a leeno pin(3). A vibration displacement amplifying device part(4) amplifies the vibration displacement. A leeno pin guide(2) clinches the leeno pin in order to be probed. A pre-pressure part(6) transfers force to the vibration displacement amplifying part from the PZT actuator. An upper jig part(1) and lower jig part(7) support components.
摘要翻译：目的：提供一种陶瓷芯片性能检查装置，用于测量使用没有电磁噪声的压电装置的陶瓷芯片的电气性能，从而使用户能够半永久地使用检查装置。构成：压电传感器（PZT）执行器（5）应用振动位移来探测leeno针（3）。振动位移放大装置部件（4）放大振动位移。 leeno针引导件（2）夹住leeno针脚以进行探测。预压部件（6）将力从PZT致动器传递到振动位移放大部件。上夹具部件（1）和下夹具部件（7）支撑部件。

3. 发明授权

KR100486231B1 반도체장치의실린더형하부전극구조를가지는커패시터형성방법 失效
标题翻译：电容器形成方法，具有半导体器件的圆柱形下电极结构
公开(公告)号：KR100486231B1
公开(公告)日：2005-06-16
申请号：KR1019980003998
申请日：1998-02-11
申请人： 삼성전자주식회사
发明人： 김병철
IPC分类号： H01L29/92
摘要： 반도체 장치의 실린더형(cylindric type) 하부 전극 구조를 가지는 커패시터(capacitor) 형성 방법을 개시한다. 본 발명은 반도체 기판 상에 서로 다른 종류의 절연 물질로 제1절연막 및 제2절연막을 순차적으로 형성한다. 이후에, 제2절연막을 패터닝하여 제1절연막을 노출시키는 제1콘택홀(contact hole)을 가지는 제2절연막 패턴을 형성하고, 제2절연막 패턴 상에 제1콘택홀의 측벽을 덮어 제1콘택홀의 형상을 따라 만곡(彎曲)지며 제1절연막에 접촉하는 제1도전막을 형성한다. 이후에, 제1콘택홀 내에 만곡진 부분의 제1도전막 측벽에 스페이서(spacer)를 형성한 후, 노출되는 제1도전막 및 하부의 제1절연막을 순차적으로 패터닝하여 제2절연막 패턴의 표면을 노출시키며 바닥이 열린 새둥지 형상의 제1도전막 패턴 및 반도체 기판을 노출시키는 제2콘택홀을 가지는 제1절연막 패턴을 형성한다. 다음에, 제2절연막 패턴 상에 노출되는 반도체 기판에 접촉하고 제1도전막 패턴에 연결되며 제2콘택홀 및 스페이서의 사이를 채우는 제2도전막 패턴을 형성하여 하부 전극 구조를 구비한다. 스페이서 및 제2절연막 패턴을 제거하고, 제1도전막 패턴 및 제2도전막 패턴을 덮는 유전막을 형성한 후 상부 전극을 형성한다.

4. 发明授权

KR100485288B1 나노다공성에어로겔용저휘발성용매기재의전구체 失效
标题翻译：低挥发性溶剂型纳米多孔气凝胶前体
公开(公告)号：KR100485288B1
公开(公告)日：2005-06-16
申请号：KR1019960054713
申请日：1996-11-16
申请人： 텍사스 인스트루먼츠 인코포레이티드
发明人： 스미스,더글라스엠. , 존스톤,그레고리피. , 에커만,윌리엄씨. , 젱,싱-푸 , 네이드,부르스이. , 스톨쯔,리차드에이. , 마스카라,알로크 , 라모스,테레사
IPC分类号： C01B13/32 , H01L29/92 , B82Y40/00
摘要： 본 발명은 에어로겔 전구체 졸을 개시한다. 본 에어로겔 전구체 졸은 금속 기재의 에어로겔 전구체 반응물, 및 폴리올을 포함하는 제1 용매를 포함하고, 여기서 반응물 중의 금속 원자에 대한 제1 용매 분자의 몰비는 1 : 16 이상이다. 바람직하게는, 제1 용매는 글리세롤이다. 바람직하게는, 에어로겔 전구체 반응물은 금속 알콕사이드, 적어도 부분적으로 가수분해된 금속 알콕사이드, 미립상 금속 옥사이드, 및 이의 조합물을 포함하는 군에서 선택된다. 전형적으로, 반응물 중의 금속 원자에 대한 제1 용매 분자의 몰비는 12 : 1 이하이며, 바람직하게는 반응물 중의 금속 원자에 대한 제1 용매 분자의 몰비는 1 : 2 내지 12 : 1이다. 몇몇 실시 태양에서, 반응물 중의 금속 원자에 대한 제1 용매 분자의 몰비는 2.5 : 1 내지 12 : 1이다. 몇몇 실시 태양에서, 제1 용매는 글리콜을 포함한다. 몇몇 실시 태양에서, 반응물은 적어도 부분적으로 가수분해될 수 있는 테트라에톡시실란이다. 몇몇 실시 태양에서, 제1 폴리올은 1,2,4-부탄트리올; 1,2,3-부탄트리올; 2 메틸-프로판트리올; 및 2-(히드록시메틸)-1,3-프로판디올; 1-4, 1-4, 부탄디올; 및 2-메틸-1,3-프로판디올, 및 이의 조합물로 이루어진 군으로부터 선택된다. 본 발명은 대기 조절 없이 침착, 겔화, 노화 및 건조된 박막 나노 다공성 에어로겔의 다공도 조절을 허용한다. 다른 국면으로, 본 발명은 노화 챔버 부피의 제한과 같은 단지 소극적인 대기 조절에 의하여, 침착, 겔화, 승온에서의 급속 노화 및 건조된 박막 나노 다공성 에어로겔의 다공도의 조절을 허용한다.

5. 发明授权

KR100416733B1 강유전성캐패시터 失效
标题翻译：具有Rh的上电极和下电极的电介质电容器
公开(公告)号：KR100416733B1
公开(公告)日：2004-07-05
申请号：KR1019960007560
申请日：1996-03-20
申请人： 삼성전자주식회사
发明人： 이준기 , 정일섭 , 세슈비.데스
IPC分类号： H01L29/92
CPC分类号： H01L28/75 , H01L28/55 , H01L28/60
摘要： PURPOSE: A ferroelectric capacitor is provided to restrain the degradation of characteristics due to the diffusion of Ti from a conventional adhesive layer by forming upper and lower electrodes using Rh. CONSTITUTION: A ferroelectric capacitor includes a substrate(10), an RhOx insulating layer(20) on the substrate, an Rh lower electrode(40) on the insulating layer via an RhOx or Ti adhesive layer(30), a ferroelectric layer(50) on the Rh lower electrode, and an Rh upper electrode(60) on the ferroelectric layer. The RhOx adhesive layer is made of RhO2 and Rh2O3.
摘要翻译：目的：提供一种铁电电容器，通过使用Rh形成上下电极，抑制由于常规粘合剂层的Ti的扩散引起的特性劣化。构成：铁电电容器包括基板（10），基板上的RhOx绝缘层（20），经由RhOx或Ti粘合剂层（30）在绝缘层上的Rh下电极（40），铁电体层（50））和在Rh电极上的Rh上电极（60）。 RhOx粘合剂层由RhO 2和Rh 2 O 3制成。

6. 发明授权

KR100359756B1 박막캐퍼시터의제조방법 失效
公开(公告)号：KR100359756B1
公开(公告)日：2003-03-28
申请号：KR1019980047154
申请日：1998-11-04
申请人： 닛본 덴끼 가부시끼가이샤
发明人： 다케무라고이치
IPC分类号： H01L29/92
CPC分类号： H01L28/56 , H01L28/60
摘要： The present invention provides a storage electrode of a capacitor, which includes a region in contact with a dielectric film of the capacitor, wherein at least the region is made of an amorphous electrically conductive oxide material.
摘要翻译：本发明提供一种电容器的存储电极，其包括与电容器的介电膜接触的区域，其中至少该区域由非晶导电氧化物材料制成。

7. 发明授权

KR100319618B1 반도체 소자의 커패시터 및 제조방법 有权
标题翻译：用于半导体器件制造方法的电容器
公开(公告)号：KR100319618B1
公开(公告)日：2002-01-05
申请号：KR1019990014026
申请日：1999-04-20
申请人： 현대반도체 주식회사
发明人： 오보석
IPC分类号： H01L29/92
CPC分类号： H01L27/0805
摘要： 본발명은반도체소자에관한것으로특히가변용량을갖는커패시터의구조및 제조방법에관한것이다. 본발명의커패시터의구조는, 소자분리영역(비액티브영역)에형성되며, 반도체기판상에소자분리를위한트렌치(202a)가형성되어있고, 상기트렌치(202a)내에는소자분리용절연막(202b)이형성되어있으며, 상기절연막(202b)내에커패시터의하부전극(203)이매립되어있다. 상기매립된하부전극(203)위에제1유전막(204)이형성되어있고, 상기제1유전막(204)위에중간전극(205)이형성되어있고, 상기중간전극(205)위에제2유전막(206)과상부전극(207)이형성되어있는, 3층전극구조를갖고있다. 본발명의커패시터는상기상·하부전극(203,207) 및중간전극(205)에각각인가되는전압에따라커패시터의용량이가변한다.

8. 发明公开

KR1020010103475A 가변 캐패시터 및 그 제조방법 失效
标题翻译：电容器及其制造方法
公开(公告)号：KR1020010103475A
公开(公告)日：2001-11-23
申请号：KR1020000025060
申请日：2000-05-10
申请人： 엘지전자 주식회사
发明人： 이헌민 , 김근호
IPC分类号： H01L29/92
摘要： 가변 캐패시터 및 그 제조방법에 관한 것으로, 제 1기판 상의 소정 영역에 형성된 하부 전극, 유전체층, 적어도 하나 이상의 상부 전극들로 이루어진 MIM(Metal Insulator Metal)캐패시터와, MIM캐패시터 상에 일정 공간을 갖도록 압전 물질을 가지고 형성되어, 상기 압전 물질에 의해 상기 MIM캐패시터의 정전 용량(capacitance) 값을 조절하는 기울기 제어 구동기(slope controlled actuator:SCA)를 포함하여 구성된다. 여기서, 기울기 제어 구동기는 MIM캐패시터의 상부 전극 상에 소정 공간을 두고 형성된 전송선과, 전송선 상에 형성된 절연층과, 절연층 상에 형성된 제 1금속층과, 제 1금속층 상에 형성된 압전 물질과, 압전 물질 상에 형성된 제 2금속층과, 제 2금속층 상에 형성된 제 1멤브레인과, 제 1멤브레인과 동일 높이로 소정 간격을 두고 제 1기판 상에 형성된 제 2멤브레인과, 제 1멤브레인과 제 2멤브레인 상의 양쪽 가장자리에 형성된 기판을 포함하여 구성된다. 따라서, 기울기 제어 구동기를 이용함으로서, 넓은 정전 용량 값의 가변 범위를 갖는 고효율의 가변 캐패시터 및 그 제조방법을 얻을 수 있다.

9. 发明公开

KR1020010087431A 박막커패시터 失效
标题翻译：薄膜电容器及其制造
公开(公告)号：KR1020010087431A
公开(公告)日：2001-09-15
申请号：KR1020010045728
申请日：2001-07-28
申请人： 닛본 덴끼 가부시끼가이샤
发明人： 다케무라고이치
IPC分类号： H01L29/92
CPC分类号： H01L28/56 , H01L28/60
摘要： PURPOSE: To suppress the deterioration in the insulating property of a thin-film capacitor caused by the shapes of its electrodes. CONSTITUTION: For a thin-film capacitor, in which a lower electrode 4, a dielectric layer 7, and an upper electrode 8 are successively laminated upon another in this order from a substrate 1 side, the layer of the lower electrode 4 which is in contact with the dielectric layer 7 is formed into an amorphous layer. Alternatively, the layer may be crystallized after the layer has been formed in an amorphous layer during or after the dielectric layer 7 has formed or the layer can be deposited, while the growth of crystal grains is suppressed by ion irradiation, etc. Therefore, the ruggedness of the surface of the electrode 4 caused by crystal grains can be reduced, and a smooth dielectric substance/ electrode interface is obtained. Consequently, the occurrence of leakage currents is reduced, and improvement in the breakdown voltage of the capacitor becomes possible.
摘要翻译：目的：抑制由电极形状引起的薄膜电容器的绝缘性的劣化。构成：对于从基板1侧依次层叠下部电极4，电介质层7和上部电极8的薄膜电容器，将下部电极4的层与电介质层7的接触形成为非晶层。或者，可以在形成介电层7之后或之后在非晶层中形成层或者可以沉积该层之后，同时通过离子照射等抑制晶粒的生长，该层可以结晶。因此，可以减少由晶粒引起的电极4的表面的粗糙度，并且获得平滑的电介质物质/电极界面。因此，泄漏电流的发生减少，并且电容器的击穿电压的改善成为可能。

10. 发明公开

KR1020010022554A 집적회로 无效
公开(公告)号：KR1020010022554A
公开(公告)日：2001-03-26
申请号：KR1020007001145
申请日：1998-08-03
申请人： 인피니언 테크놀로지스 아게
发明人： 루더러,에르빈 , 피스체빅,다르코
IPC分类号： H01L29/92
CPC分类号： H01L27/0805
摘要： 본발명은적어도하나의캐패시터를가진집적회로에관한것이며, 제 1캐패시터플레이트는제 1전도층(4)을포함하며, 제 2캐패시터플레이트는제 2전도층(2)을포함한다. 적어도하나의홀(5, 6)을가진절연층은캐패시터플레이트(2, 4)사이에배치된다. 이경우, 홀(5, 6)의하부영역및 적어도일부의측면영역은도전체로커버된다. 제 1캐패시터플레이트(4)는유전층(7)과접촉한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式