专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR102482629B1 반도체 장치, 그리고 그 제조에 사용하는 열경화성 수지 조성물 및 다이싱 다이 본딩 일체형 테이프 有权
公开(公告)号：KR102482629B1
公开(公告)日：2022-12-29
申请号：KR1020207031519
申请日：2018-05-15
IPC分类号： H01L23/29 , H01L23/31 , H01L21/683 , H01L23/00 , H01L25/10 , H01L25/18 , H01L25/00 , H01L21/56
摘要： 본개시에따른반도체장치는, 기판과, 기판상에배치된제1 반도체소자와, 제1 반도체소자를밀봉하고있는제1 밀봉층과, 제1 밀봉층에서의기판측과반대측의표면을덮도록배치되어있으며, 제1 반도체소자보다도큰 면적을갖는제2 반도체소자를구비하고, 제1 밀봉층이열경화성수지조성물의경화물로이루어지고, 열경화성수지조성물의 120℃에서의용융점도가 2500∼11500 Pa·s이다.

2. 发明公开

KR1020220107975A 완전 몰딩 브릿지 인터포저 및 이를 만드는 방법 审中-实审
公开(公告)号：KR1020220107975A
公开(公告)日：2022-08-02
申请号：KR1020220010395
申请日：2022-01-25
IPC分类号： H01L25/16 , H01L25/18 , H01L23/00 , H01L23/538
摘要： 반도체디바이스는구리스터드들을포함한브릿지다이를포함할수 있다. 구리기둥들은브릿지다이의주변부에배치될수 있다. 캡슐화제는브릿지다이의 5개의측면들상에, 구리스터드들의측면들상에, 및구리스터드들의단부들및 캡슐화제로부터노출된구리기둥들의대향하는제 1 및제 2 단부들을남기는구리기둥들의측면들상에배치될수 있다. 전면빌드-업상호연결구조는브릿지다이의구리스터드들위에형성되며구리기둥들의제 1 단부들의반대편에있는구리기둥들의제 2 단부들에결합된다. 전면빌드-업상호연결구조는브릿지다이의풋프린트내에서제 1 피치에서의제 1 패드들및 브릿지다이의풋프린트밖에서제 2 피치에서의제 2 패드들을포함한다. 제 1 피치는제 2 피치보다적어도 1.5배작을수 있다.

3. 发明公开

KR1020220106921A 반도체 패키지 및 그 제조방법 审中-实审
公开(公告)号：KR1020220106921A
公开(公告)日：2022-08-01
申请号：KR1020220088729
申请日：2022-07-19
IPC分类号： H01L25/10 , H01L25/18 , H01L23/367 , H01L23/31 , H01L23/373 , H01L23/29
摘要： 본발명은반도체패키지및 그제조방법에관한것으로, 패키지기판상에실장되고상기패키지기판을대면하는하면과그 반대면인상면을갖는반도체칩, 상기패키지기판상에제공되어상기반도체칩을몰딩하는몰드막, 및상기반도체칩의상면상에제공된방열막을포함한다. 상기몰드막은상기반도체칩의상면과공면을이루는상면을가진다. 상기반도체칩의상면이갖는표면거칠기는상기몰드막의상면이갖는표면거칠기와상이하다.

4. 发明公开

KR1020220089686A 재배선 구조물 및 이를 포함하는 반도체 패키지 审中-实审
公开(公告)号：KR1020220089686A
公开(公告)日：2022-06-28
申请号：KR1020210184289
申请日：2021-12-21
IPC分类号： H01L23/538 , H01L23/498 , H01L23/31 , H01L25/18 , H01L23/528 , H01L23/525 , H01L23/48 , H01L23/485 , H01L23/00
摘要： 본개시의재배선구조물은제1 재배선층으로서, 제1 재배선절연층; 상기제1 재배선절연층 내에서수평방향으로연장된제1 재배선라인패턴; 및상기제1 재배선절연층 내에서수직방향으로연장되어상기제1 재배선라인패턴과연결된제1 재배선비아패턴;을포함하는상기제1 재배선층; 상기제1 재배선층 상에배치된제1 코어층; 상기제1 코어층을수직방향으로통과하여상기제1 재배선라인패턴및 상기제1 재배선비아패턴중 적어도어느하나와연결된제1 도전성필라; 및상기제1 코어층 상에배치된제2 재배선층으로서, 제2 재배선절연층; 상기제2 재배선절연층 내에서수평방향으로연장된제2 재배선라인패턴; 및상기제2 재배선절연층 내에서수직방향으로연장되어상기제2 재배선라인패턴과연결된제2 재배선비아패턴;을포함하는상기제2 재배선층;을포함한다.

5. 发明授权

KR102413267B1 와이어 불착 검사 시스템, 와이어 불착 검출 장치 및 와이어 불착 검출 방법 有权
公开(公告)号：KR102413267B1
公开(公告)日：2022-06-27
申请号：KR1020217001424
申请日：2020-03-12
IPC分类号： H01L25/065 , H01L25/07 , H01L25/18
摘要： 반도체장치(10)의와이어불착검사시스템(100)으로서, 초음파발진기(40)와, 초음파진동자(42)와, 카메라(45)와, 디스플레이(48)와, 제어부(50)를갖추고, 제어부(50)는촬상한동화상의 1개의프레임과그것이전의전프레임과의화상의차분을산출하여, 차분이소정의임계값을초과한와이어의화상표시를다른와이어의화상표시와다르게하여디스플레이에표시한다.

6. 发明公开

KR1020220086477A 포토닉 및 전자 컴포넌트들을 통합하기 위한 하이브리드 제조 审中-实审
公开(公告)号：KR1020220086477A
公开(公告)日：2022-06-23
申请号：KR1020210157439
申请日：2021-11-16
IPC分类号： H01L25/18 , H01L27/105
摘要： 포토닉및 전자컴포넌트들을통합하기위한하이브리드제조를사용하여제작된마이크로전자어셈블리들은물론, 관련된디바이스들및 방법들이본 명세서에개시된다. 본명세서에서사용될때, "하이브리드제조"는상이한제조자들, 재료들, 또는제조기술들을사용하여제작된적어도 2개의 IC 구조물을본딩함으로써마이크로전자어셈블리를제작하는것을지칭한다. 본딩전에, 적어도하나의 IC 구조물은광 도파관들, 전기광학변조기들, 및모놀리식통합된렌즈들과같은포토닉컴포넌트들을포함할수 있고, 적어도하나는전기전도성상호접속부들, 트랜지스터들및 저항기들과같은전자컴포넌트들을포함할수 있다. 하나이상의추가의전자및/또는포토닉컴포넌트가본딩후에이러한 IC 구조물들중 하나이상에제공될수 있다. 예를들어, 전기전도성비아로서구현된상호접속부또는유전체비아로서구현된도파관은본딩된 IC 구조물들중 하나이상을통해연장되도록본딩후에제공될수 있다.

7. 发明公开

KR1020220076424A 반도체 소자 및 그 제조 방법 审中-实审
公开(公告)号：KR1020220076424A
公开(公告)日：2022-06-08
申请号：KR1020220061900
申请日：2022-05-20
IPC分类号： H01L25/065 , H01L25/18 , H01L23/48 , H01L23/31 , H01L23/482 , H01L21/56 , H01L23/00
摘要： 본발명은반도체소자제조방법으로서, 복수의제 1 반도체다이를제공하는단계; 상기제 1 반도체다이의제 1 표면위 및상기제 1 반도체다이둘레에봉지재(encapsulant)를증착하는단계; 상기봉지재위 및상기제 1 표면과마주하는제 1 반도체다이의제 2 표면위에절연층을형성하는단계; 상기절연층위에제 1 전도층을형성하는단계; 및상기제 1 반도체다이위에제 2 반도체다이를배치하고상기제 1 전도층에전기적으로전기적으로접속하는단계를포함하는반도체소자제조방법및 반도체소자를제공한다.

8. 发明授权

KR102391008B1 파워 모듈 및 그 파워 모듈을 포함하는 전력 변환 시스템 有权
公开(公告)号：KR102391008B1
公开(公告)日：2022-04-26
申请号：KR1020170100413
申请日：2017-08-08
IPC分类号： H01L25/18 , H02M7/00 , H02M7/44 , H01L23/48 , H01L23/36
摘要： SMT 영역을제외한영역에유전소재코팅을적용하고리드프레임패턴사이의공극을유전소재로삽입하여리드프레임이일체형구조를가짐으로써, 하나의기판에여러개의반도체를실장할수 있는 2in1, 4in1, 6in1의구조적용이가능한파워모듈및 그파워모듈을포함하는전력변환시스템이소개된다.

9. 发明公开

KR1020220044903A 패키지 구조, 장치, 보드 카드 및 집적회로를 레이아웃하는 방법 审中-实审
公开(公告)号：KR1020220044903A
公开(公告)日：2022-04-12
申请号：KR1020217042291
申请日：2021-08-23
IPC分类号： H01L25/16 , H01L25/18 , H01L25/00 , H01L23/00
摘要： 본발명은패키지구조, 집적회로장치, 보드카드및 패키지구조의다이위에집적회로를레이아웃하는방법을제공한다. 다이위의시스템영역칩에시스템온칩을실장하는단계; 상기다이위의메모리영역칩에메모리를실장하는단계; 및상기다이위의커패시터영역칩에복수의커패시터를실장하는단계;를포함한다. 여기서, 상기커패시터영역은상기시스템영역및 상기메모리영역이외의잔재영역이다.

10. 发明授权

KR102365682B1 반도체 패키지 有权
公开(公告)号：KR102365682B1
公开(公告)日：2022-02-21
申请号：KR1020170150710
申请日：2017-11-13
IPC分类号： H01L25/18 , H01L25/065 , H01L23/498 , H01L23/495 , H01L23/50
摘要： 본발명의기술적사상에따른반도체패키지는, 패키지기판, 패키지기판의제1 영역상에실장된프로세서칩, 패키지기판의제1 영역과이격된제2 영역상에실장된복수의메모리칩들, 패키지기판의제1 영역및 제2 영역사이의제3 영역상에실장된신호전송장치, 및복수의메모리칩들과신호전송장치를연결하는복수의제1 본딩와이어들을포함하되, 신호전송장치는상면부에제1 본딩와이어와연결되는상부패드, 몸체부에상부패드와연결되는관통전극, 및하면부에관통전극과연결되는하부패드를포함하고, 하부패드는패키지기판과본딩볼로연결된다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式