会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 1. 发明授权
    • 반도체 디바이스 및 방법
    • KR102473590B1
    • 2022-12-01
    • KR1020210016369
    • 2021-02-04
    • H01L23/12H01L23/00H01L25/065H01L23/31
    • 실시예는패키지구조이며, 패키지구조는제1 집적회로다이, 및제1 집적회로다이에본딩된재배선구조를포함하며, 재배선구조는, 제1 유전체층 내의제1 금속화패턴― 제1 금속화패턴은복수의제1 전도성피처들을포함하고, 제1 전도성피처들각각은제1 유전체층 내의제1 전도성비아, 및제1 유전체층 위에있고각각의제1 전도성비아에전기적으로커플링된제1 전도성라인을포함하고, 제1 전도성라인들각각은평면도에서곡선을포함함―, 제1 유전체층 및제1 금속화패턴위의제2 유전체층, 및제2 유전체층 내의제2 금속화패턴을포함하며, 제2 금속화패턴은제2 유전체층 내의복수의제2 전도성비아를포함하고, 제2 전도성비아들각각은각각의제1 전도성라인위에있고각각의제1 전도성라인에전기적으로커플링된다.