专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR102478938B1 공유 지연 회로를 갖는 방법 및 메모리 장치 有权
公开(公告)号：KR102478938B1
公开(公告)日：2022-12-20
申请号：KR1020210013354
申请日：2021-01-29
IPC分类号： G11C7/22 , G11C7/10 , G11C8/12 , G11C11/4076 , G11C11/4096
摘要： 메모리장치는복수의메모리뱅크및 감지지연회로를포함한다. 각각의메모리뱅크는행 활성명령에의해활성화되고및 감지인에이블신호에기초하여감지동작을수행하도록구성된다. 공유지연회로및 지연경로제어회로를포함하는감지지연회로는행 활성명령의실행으로부터감지지연기간만큼감지인에이블신호의시작을지연시킬수 있다. 공유지연회로는메모리뱅크에공유되며행 활성명령의실행에기초하여복수의지연신호를생성할수 있다. 지연경로제어회로는감지인에이블신호를메모리뱅크에출력하기위해행 활성명령및 복수의지연신호에기초하여공유지연회로와메모리뱅크사이의전기적경로를제어할수 있다.

2. 发明授权

KR102478044B1 반도체 시스템 有权
公开(公告)号：KR102478044B1
公开(公告)日：2022-12-16
申请号：KR1020180057252
申请日：2018-05-18
IPC分类号： G11C7/22
摘要： 본기술은명령에응답하여데이터및 데이터스트로브신호를출력하도록구성된반도체장치; 및상기데이터스트로브신호에따라내부적으로생성한다중위상신호를이용하여상기데이터를샘플링하고, 상기샘플링결과에따라생성한제어코드를이용하여상기데이터스트로브신호의지연시간을보상하는트래이닝을수행하도록구성된컨트롤러를포함할수 있다.

3. 发明授权

KR102432800B1 피드백 시스템 및 그 동작 방법 有权
公开(公告)号：KR102432800B1
公开(公告)日：2022-08-17
申请号：KR1020170154519
申请日：2017-11-20
IPC分类号： G11C7/22
摘要： 본기술은전자장치에관한것으로, 본기술에따른데드존(deadzone)이제거되고, 개선된오차(resolution error)를갖는피드백시스템은입력되는코드신호에따라대응되는레벨을갖는입력신호를출력하는입력신호생성회로및 두개의기준신호들을이용하여, 상기입력신호의레벨을제어하기위한상기코드신호를출력하고, 상기입력신호의레벨이상기두 개의기준신호들의레벨사이에도달한때로부터상기입력신호의레벨이상기두 개의기준신호들중 어느하나의기준신호보다높거나낮아진때까지의시간을카운트한카운트데이터를생성하고, 상기카운트데이터를 2로나누어반올림한값에대응하는시간이경과한뒤에상기입력신호의레벨을고정하기위한고정신호를출력하는고정신호생성회로를포함한다.

4. 发明授权

KR102425422B1 지연 회로 블록을 포함하는 반도체 집적 회로 장치 有权
公开(公告)号：KR102425422B1
公开(公告)日：2022-07-27
申请号：KR1020150168869
申请日：2015-11-30
IPC分类号： G11C7/22 , G11C8/08 , G11C7/12 , H03K5/13

5. 发明授权

KR102403341B1 메모리 및 이를 포함하는 시스템 有权
公开(公告)号：KR102403341B1
公开(公告)日：2022-06-02
申请号：KR1020160032320
申请日：2016-03-17
IPC分类号： G11C11/406 , G11C11/408 , G11C11/4091 , G11C7/10 , G11C7/22
摘要： 본발명은메모리및 이를포함하는시스템에관한것으로, 로오해머링(Row hammering) 현상을제거할수 있도록하는기술이다. 이러한본 발명은워드라인에연결된다수의단위셀을구비하여워드라인의액티브횟수를저장하는액티브셀 어레이, 스트로브신호에대응하여액티브셀 어레이에저장된데이터를리드하는리드제어부, 라이트인에이블신호에대응하여액티브셀 어레이에라이트데이터를저장하는라이트제어부및 스트로브신호와라이트인에이블신호를생성하며, 리드제어부의출력데이터가기 설정된값에해당하는경우해당워드라인의인접워드라인을리프레쉬하기위한로오해머플래그신호를활성화시키는액티브제어부를포함한다.

6. 发明授权

KR102401526B1 입력 클록 신호와 다상 클록 신호 간의 위상 관계를 결정하기 위한 장치 및 방법 有权
公开(公告)号：KR102401526B1
公开(公告)日：2022-05-24
申请号：KR1020197028140
申请日：2018-02-27
IPC分类号： G11C7/22 , G11C7/10
摘要： 입력클록신호와다상클록신호간의위상관계를결정하기위한장치및 방법을개시한다. 예시적인장치는, 클록신호를수신하고내부클록신호들을제공하도록구성된클록경로, 및커맨드를수신하고, 내부클록신호에응답하여커맨드를커맨드경로를통해전파하고, 클록신호의타이밍을반영하는타이밍을갖는내부커맨드를제공하도록구성된커맨드경로를포함한다. 예시적인장치는, 데이터클록신호를수신하고데이터클록신호에기초하여다상클록신호들을제공하고지연된다상클록신호를제공하도록구성된데이터클록경로를더 포함하고, 지연된다상클록신호를수신하고내부커맨드에응답하여지연된다상클록신호의논리레벨을래칭하도록구성된클록동기화회로를더 포함한다.

7. 发明授权

KR102401271B1 메모리 시스템 및 그 동작 방법 有权
公开(公告)号：KR102401271B1
公开(公告)日：2022-05-24
申请号：KR1020150126786
申请日：2015-09-08
IPC分类号： G11C7/10 , G11C7/22
摘要： 메모리시스템은메모리콘트롤러및 메모리장치를포함한다. 상기메모리콘트롤러는제1 코맨드를복수의클록사이클동안에연속적으로전송하는노말모드및 상기제1 코맨드에제2 코맨드를혼합하여전송하는혼합모드중 하나에서선택적으로동작한다. 상기메모리장치는상기노말모드또는상기혼합모드에따라서코맨드래치시점을변경한다. 두개의코맨드들을혼합하여전송하는혼합모드를채용하여카스-투-카스지연시간(tCCD: CAS-to-CAS delay time)을감소할수 있다. 카스-투-카스지연시간의감소를통하여데이터의전송이연속적으로수행되지못하는현상을나타내는 DQ 버블(DQ bubble)을방지하고데이터버스의활용도(utilization)를증가시킬수 있다.

8. 发明授权

KR102400099B1 랜덤 데이터 패턴의 검출 클럭 출력 신호를 생성하는 검출 클럭 패턴 생성부를 갖는 메모리 장치 有权
公开(公告)号：KR102400099B1
公开(公告)日：2022-05-23
申请号：KR1020170113355
申请日：2017-09-05
IPC分类号： G11C7/22 , G11C11/4076 , G11C7/10
摘要： 랜덤데이터패턴의검출클럭출력신호를생성하는검출클럭패턴생성부를갖는메모리장치가개시된다. 메모리장치는검출클럭출력핀, 검출클럭출력핀으로출력되는데이터타입을제어하는모드레지스터, 그리고랜덤데이터패턴의검출클럭출력신호를생성하는검출클럭패턴생성부를포함한다. 모드레지스터에서제공되는제어신호에따라, 제1 레이트또는제1 레이트의 1/2n(n은자연수) 배인제2 레이트의랜덤데이터패턴, 반전된데이터패턴, 고정데이터패턴, 에러검출코드, 독출데이터스트로브신호또는커맨드어드레스신호가선택적으로검출클럭출력핀으로출력된다.

9. 发明授权

KR102389498B1 메모리 디바이스 및 메모리 디바이스에서 기록 동작을 수행하는 방법 有权
公开(公告)号：KR102389498B1
公开(公告)日：2022-04-22
申请号：KR1020150141946
申请日：2015-10-12
IPC分类号： G11C11/416 , G11C11/415 , G11C8/18 , G11C7/22 , G11C7/12 , G11C8/08
摘要： 본발명은메모리셀들의어레이로구성되는메모리디바이스내부에서기록동작들을수행하는기술을제공한다. 워드라인드라이버회로는워드라인신호를어써트해서어레이내의어드레스된메모리셀을활성화하기위해서사용된다. 기록드라이버회로는기록동작을수행하여데이터값을어드레스된메모리셀에기록하고, 기록동작중에기록어시스트인에이블신호의어써션에응답하여기록어시스트메카니즘을시행하기위해서사용된다. 또, 제어회로는기록어시스트인에이블신호의어써션의타이밍에의존해서워드라인신호의어써션의타이밍을제어하기위해서사용된다. 워드라인신호의어써션의타이밍을기록어시스트인에이블신호가어써트되는타이밍에의존하게함으로써, 메모리셀들의기록능력을상당히향상시키는것을알았다.

10. 发明授权

KR102388248B1 온-다이 메모리 종단을 위한 방법들, 및 이를 이용하는 메모리 디바이스들 및 시스템들 有权
公开(公告)号：KR102388248B1
公开(公告)日：2022-04-19
申请号：KR1020207017838
申请日：2018-07-30
IPC分类号： G11C7/10 , G11C7/22
摘要： 온-다이종단(on-die termination; ODT)을갖는메모리동작과관련된방법들, 시스템들, 및장치들이제공된다. 메모리디바이스는제 2 부분(예를들어랭크)에서의통신들동안제 1 부분(예를들어, 랭크)에서 ODT를제공하도록구성될수 있다. 예를들어, 메모리디바이스는제 1 부분이제 1 통신을수행하게끔지시하는제 1 명령을수신할수 있다. 디바이스는, 제 1 부분으로부터, 제 2 부분이 ODT 모드에진입하게끔지시하는명령을송신할수 있다. 디바이스는, 제 2 부분이 ODT 모드에있는동안제 1 부분을가지고호스트와의제 1 통신을수행할수 있다. 신호는, 제 2 부분의 ODT I/O 단자에결합된제 1 부분의 ODT I/O 단자에제공될수 있다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式