专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR20180058797A 데이터 매칭을 통한 캐시 라인 중복제거를 위한 방법 및 장치 审中-公开
公开(公告)号：KR20180058797A
公开(公告)日：2018-06-01
申请号：KR20187011635
申请日：2016-09-12
IPC分类号： G06F12/0842 , G06F12/0808 , G06F12/0815 , G06F12/0895 , G06F12/121
CPC分类号： G06F12/121 , G06F12/0808 , G06F12/0815 , G06F12/0842 , G06F12/0888 , G06F12/0895 , G06F12/12 , G06F2212/1044 , G06F2212/621 , Y02D10/13
摘要： 인덱스, 스레드식별자, 및캐시필 라인데이터를포함하는캐시필 라인이수신된다. 캐시는, 잠재적인중복캐시라인에대해, 인덱스및 상이한스레드식별자를사용하여, 탐색된다. 잠재적인중복캐시라인은캐시라인데이터및 상이한스레드식별자를포함한다. 캐시필 라인데이터가캐시라인데이터에매칭됨에따라, 중복이식별된다. 잠재적인중복캐시라인은공유상주캐시라인으로서세팅되고, 스레드공유허가태그는허가상태로세팅된다.

2. 发明授权

KR102409024B1 네트워크 프로세서에서의 멀티-코어 상호접속 有权
公开(公告)号：KR102409024B1
公开(公告)日：2022-06-14
申请号：KR1020197035633
申请日：2012-10-29
IPC分类号： G06F12/0813 , G06F12/0808 , G06F13/16 , G06F13/40
摘要： 네트워크프로세서는패킷데이터를프로세싱하기위한다수의프로세서코어들을포함한다. 메모리서브시스템에대한액세스를프로세서코어들에제공하기위해, 상호접속회로는프로세서코어들과 L2 캐시와다른메모리디바이스들사이의통신들을지시한다. 프로세서코어들은여러그룹들로분할되며, 각그룹은개별적인버스를공유하며, L2 캐시는다수의뱅크들로분할되며, 각뱅크는별개의버스에대해액세스를갖는다. 상호접속회로는다수의버스들에걸쳐프로세서코어들로부터데이터를저장하고검색하기위한요청들을프로세싱하며, 캐시뱅크들로부터데이터를리턴하기위한응답들을프로세싱한다. 결과적으로, 네트워크프로세서는다수의프로세서코어들에대한고대역폭메모리액세스를제공한다.

3. 发明公开

KR1020170130388A 비대칭 세트 결합된 캐시 审中-实审
标题翻译：不对称集合缓存
公开(公告)号：KR1020170130388A
公开(公告)日：2017-11-28
申请号：KR1020177023939
申请日：2016-02-10
申请人： 인텔 코포레이션
发明人： 그린필드,지비카 , 보넨,나다브 , 다이아만드,이스라엘
IPC分类号： G06F12/0808 , G06F12/0842 , G06F12/0864 , G06F12/0895
CPC分类号： G06F12/0895 , G06F12/0808 , G06F12/0842 , G06F12/0864 , G06F2212/1016 , G06F2212/62
摘要： 실시예들은일반적으로직접-매핑된캐시부 및멀티-웨이캐시부를포함하는비대칭세트결합된캐시에관한것이다. 프로세서는데이터의처리를위한하나이상의처리코어들; 및하나이상의처리코어들에대한메인메모리로부터의데이터를캐싱하는캐시메모리를포함하고, 캐시메모리는직접-매핑된캐시를포함하는제1 캐시부 및멀티-웨이캐시를포함하는제2 캐시부를포함한다. 캐시메모리는제1 캐시부 및제2 캐시부에비대칭세트들을포함하고, 제1 캐시부는제2 캐시부보다크다. 캐시메모리에대한조정된교체정책은제1 캐시부 및제2 캐시부에서데이터의교체를제공한다.
摘要翻译：实施例一般涉及包括直接映射高速缓存部分和多路高速缓存部分的不对称设置的组合高速缓存。该处理器包括：用于处理数据的一个或多个处理核心; 以及高速缓冲存储器，用于从主存储器为一个或多个处理核心高速缓存数据，其中所述高速缓冲存储器包括包含直接映射高速缓存的第一高速缓存部分和包括多路高速缓存的第二高速缓存部分的。高速缓冲存储器包括第一高速缓存单元和第二高速缓存单元中的不对称集合，并且第一高速缓存单元大于第二高速缓存单元。高速缓冲存储器的协调替换策略提供第一高速缓存单元和第二高速缓存单元中数据的替换。

4. 发明授权

KR101996266B1 호스트 및 이를 포함하는 컴퓨터 시스템 有权
公开(公告)号：KR101996266B1
公开(公告)日：2019-10-01
申请号：KR1020140124480
申请日：2014-09-18
申请人： 삼성전자주식회사
发明人： 김석민 , 김관호 , 김미경
IPC分类号： G06F12/0891 , G06F12/0897 , G06F12/1081 , G06F13/28 , G06F9/30 , G06F12/0808

5. 发明公开

KR1020160143682A 무효화를 이용한 리드를 사용하여 캐시에서의 대역폭 및 전력을 낮추기 위한 방법 및 장치 审中-实审
标题翻译：降低带宽和功率的方法和设备使用读取无效的缓存
公开(公告)号：KR1020160143682A
公开(公告)日：2016-12-14
申请号：KR1020167028125
申请日：2015-03-31
申请人： 퀄컴 인코포레이티드
发明人： 파트슬라라스,조지 , 칸,모이눌에이치. , 카우라시아,판카즈 , 라이츨리크,보후슬라브 , 왕,펭 , 로흘라흐,앤워큐. , 파라찰라,수바라오
IPC分类号： G06F12/0808 , G06F12/0868 , G06F12/126 , G06F12/128 , G06F1/32
CPC分类号： G06F12/0833 , G06F1/3275 , G06F12/0808 , G06F12/0868 , G06F12/126 , G06F12/128 , G06F2212/62 , Y02D10/13 , Y02D10/14 , G06F12/12
摘要： 캐시에저장된일시적데이터는필요로될 때리드되지만, 전력및 대역폭을절약하기위하여시스템메모리에는라이트되지않는다. 실시예에서, 리드-노-라이트백명령에대한응답으로, 일시적데이터와연관된노-라이트백비트가셋팅된다. 그것의노-라이트백비트가셋팅된, 캐시라인의데이터는시스템메모리에라이트백되지않는다. 이에따라, 캐시라인들을퇴거시킬때, 캐시라인이노-라이트백비트가셋팅되었다면, 그캐시라인의데이터는시스템메모리에라이트백되지않고폐기된다.
摘要翻译：存储在缓存中的短暂数据在需要时被读取，但不会写入系统内存，以节省功耗和带宽。在一个实施例中，响应于无写回指令来设置与短暂数据相关联的无回写位。已设置其无回写位的高速缓存行中的数据不会写入系统内存。因此，当驱逐高速缓存行时，如果高速缓存行具有无回写位设置，则该高速缓存行中的数据被丢弃而不被写回系统存储器。

6. 发明授权

KR102313021B1 전용 캐시에서 캐시 라인의 배타적 홀드를 연장하기 위한 퍼실리티 有权
公开(公告)号：KR102313021B1
公开(公告)日：2021-10-14
申请号：KR1020197016488
申请日：2018-01-03
IPC分类号： G06F12/0815 , G06F12/0808 , G06F12/0811 , G06F12/084 , G06F12/0842 , G06F12/0891 , G06F9/52
摘要： 전용캐시의캐시라인의배타적홀드를연장하기위한퍼실리티저장소오퍼랜드요청을처리한후에전용(또는로컬) 캐시의홀드를배타적으로연장하기위한컴퓨팅환경퍼실리티가제공된다. 상기퍼실리티는컴퓨팅환경의다수처리장치들에의해공유된저장소위치에대한저장소오퍼랜드요청이홀드로지정되었는지를결정하는단계를포함한다. 또한, 상기저장소오퍼랜드요청을처리하기위해사용되는전용캐시의대응캐시라인의상태가배타적으로소유되었는지에관한결정이내려진다. 상기저장소오퍼랜드요청이홀드로지정되었다고결정하는것과, 상기저장소오퍼랜드요청을처리하기위해사용되는전용캐시의대응캐시라인의상태가배타적으로소유되었다는것을결정하는것에기초하여, 상기저장소오퍼랜드요청의처리를완료한후에전용캐시의상기대응캐시라인을배타적으로계속홀드하는단계를포함한다. 상기계속적으로홀드하는단계는원하는, 세트구간동안상기계속적인홀드를용이하게하기위해카운터를시작하는단계를포함할수 있다.

7. 发明公开

KR20200140697A 캐시 엔트리 관리 방법 및 이 방법을 수행하는 분산 객체 저장소 审中-公开
公开(公告)号：KR20200140697A
公开(公告)日：2020-12-16
申请号：KR20200031817
申请日：2020-03-16
申请人： STELLUS TECH INC
发明人： JAKKULA VIJAYA , RAMINENI SIVA , GOLLAPUDI VENKATA BHANU PRAKASH
IPC分类号： G06F12/0871 , G06F12/0808 , G06F12/0891
摘要： 캐시엔트리관리방법이제공된다. 그방법은캐시관리자에의해, 복수의캐시엔트리들각각에대한중요도레벨을결정하고, 캐시관리자에의해중요도레벨에기초하여캐시엔트리들각각에대한메타데이터유형을할당하고, 캐시관리자에의해캐시엔트리들각각의액세스빈도를결정하고, 캐시관리자에의해캐시엔트리들의액세스빈도에기초하여히트맵을생성하고, 캐시관리자에의해서메타데이터유형들각각및 억세스빈도들각각에기초하여캐시엔트리들의적어도 2개중 어느하나를제거할것인지결정한다.

8. 发明公开

KR1020160138025A 데이터를 프로세싱하기 위한 방법 및 프로세서 审中-实审
标题翻译：用于处理数据的方法和处理器
公开(公告)号：KR1020160138025A
公开(公告)日：2016-12-02
申请号：KR1020167025883
申请日：2015-03-25
申请人： 알리바바 그룹 홀딩 리미티드
发明人： 마링 , 야오시하이 , 장레이
IPC分类号： G06F12/0808 , G06F12/0811 , G06F9/46
CPC分类号： G06F12/0811 , G06F9/467 , G06F12/0808 , G06F2212/283
摘要： 멀티프로세서시스템은트랜잭션메모리를제공한다. 제 1 프로세서는, 제 1 데이터를제 1 프로세서의사적캐시(private cache)로판독하는것과, 제 1 프로세서의사적캐시내의제 1 데이터에대해기록동작을수행하는것을포함하는트랜잭션을개시한다. 기록동작전에제 1 데이터가제 2 프로세서에의해마지막으로수정되었다는것을검출한것에응답하여, 제 1 프로세서는수정된제 1 데이터를다수의프로세서에의해액세스가능한마지막레벨캐시(LLC)에기록한다. 상기시스템은 LLC에기록된제 1 데이터가제 1 프로세서에의해마지막으로수정되었다는것을표시하도록캐시라인상태인덱스스트링을설정하고, 제 1 프로세서의사적캐시내의제 1 데이터를무효화하고, 트랜잭션을트랜잭션메모리시스템으로커밋한다. 이것은다수의프로세서에의한데이터에대한더 효율적인액세스를허용한다.
摘要翻译：提供事务性内存的多处理器系统。第一处理器启动事务，其包括将第一数据读入第一处理器的专用高速缓存中，以及对第一处理器的专用高速缓存中的第一数据执行写入操作。响应于在写入操作之前检测到第一数据被第二处理器最后修改，第一处理器将修改的第一数据写入由多个处理器可访问的最后一级高速缓存（LLC）。系统设置高速缓存行状态索引字符串以指示写入LLC的第一数据最后被第一处理器修改，使第一处理器的专用高速缓存中的第一数据无效，并将事务提交给事务存储器系统。这允许由多个处理器更有效地访问数据。

9. 发明授权

KR102452303B1 오더링되는 대역폭을 개선하기 위한 캔슬 및 리플레이 프로토콜 기법 有权
公开(公告)号：KR102452303B1
公开(公告)日：2022-10-07
申请号：KR1020207021412
申请日：2018-09-20
IPC分类号： G06F13/16 , G06F12/0808 , G06F12/0811 , G06F12/0817 , G06F13/364 , G06F13/42

10. 发明授权

KR102398912B1 데이터를 프로세싱하기 위한 방법 및 프로세서 有权
公开(公告)号：KR102398912B1
公开(公告)日：2022-05-17
申请号：KR1020167025883
申请日：2015-03-25
IPC分类号： G06F12/0808 , G06F12/0811 , G06F9/46
摘要： 멀티프로세서시스템은트랜잭션메모리를제공한다. 제 1 프로세서는, 제 1 데이터를제 1 프로세서의사적캐시(private cache)로판독하는것과, 제 1 프로세서의사적캐시내의제 1 데이터에대해기록동작을수행하는것을포함하는트랜잭션을개시한다. 기록동작전에제 1 데이터가제 2 프로세서에의해마지막으로수정되었다는것을검출한것에응답하여, 제 1 프로세서는수정된제 1 데이터를다수의프로세서에의해액세스가능한마지막레벨캐시(LLC)에기록한다. 상기시스템은 LLC에기록된제 1 데이터가제 1 프로세서에의해마지막으로수정되었다는것을표시하도록캐시라인상태인덱스스트링을설정하고, 제 1 프로세서의사적캐시내의제 1 데이터를무효화하고, 트랜잭션을트랜잭션메모리시스템으로커밋한다. 이것은다수의프로세서에의한데이터에대한더 효율적인액세스를허용한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式