专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101664985B1 시그널링 전력을 감소시키는 방법들 및 장치 有权
标题翻译：减少信令功率的方法和设备
公开(公告)号：KR101664985B1
公开(公告)日：2016-10-11
申请号：KR1020167015833
申请日：2014-11-21
申请人： 퀄컴 인코포레이티드
发明人： 홀리스티모시모우리
IPC分类号： H04L25/49 , G06F13/38 , H03M5/02
CPC分类号： H04L25/4917 , G06F13/38 , H03M5/02 , H04L25/4915
摘要： 인코딩된통신링크에의해소모되는전력을감소시키는시스템, 방법들및 장치가설명된다. 일예에서, 4-레벨펄스진폭변조인코딩된송신의상이한논리상태들은다른논리상태들보다더 큰전력을소모한다. 멀티-비트데이터심볼들에서의제 1 논리상태에서의프라이머리비트들의프랙션은프라이머리비트들이송신전에반전되는지의여부를결정할수도있다. 멀티-비트데이터심볼들에서의제 1 논리상태에서의세컨더리비트들의프랙션은세컨더리비트들이송신전에반전되는지의여부를결정할수도있다. 프라이머리비트들이세컨더리비트들과스왑될수 있고, 제 1 논리상태에서의프라이머리비트들보다더 많은세컨더리비트들이제 1 논리상태에있다.
摘要翻译：描述了用于减少编码的通信链路消耗的功率的系统，方法和设备。在一个示例中，4级脉冲幅度调制编码传输的不同逻辑状态消耗比其他逻辑状态更多的功率。多比特数据符号中的第一逻辑状态中的主比特的分数可以确定主比特是否在传输之前被反转。多比特数据符号中的第一逻辑状态中的二级比特的比例可以确定在传输之前二级比特是否被反转。主要比特可以与辅助比特被交换，现在位比主比特eseoui第一逻辑状态多个次级处于第一逻辑状态。

2. 发明授权

KR100337467B1 변환 제어 디지탈 인코딩 장치 및 신호 전송 시스템 失效
标题翻译：过渡控制数字编码和信号传输系统
公开(公告)号：KR100337467B1
公开(公告)日：2002-05-30
申请号：KR1020017001011
申请日：1996-09-30
申请人： 실리콘 이미지, 인크.
发明人： 신,예식 , 이,경호 , 김,성준 , 리,데이비드,디.
IPC分类号： H04L25/49
CPC分类号： H04N7/52 , H04L7/0008 , H04L25/03866 , H04L25/085 , H04L25/4915 , H04L2007/045 , H04N7/083 , H04N21/23602 , H04N21/4305 , H04N21/4342
摘要： 데이타바이트의입력시퀀스로부터변환제어된 DC 밸런스시퀀스를생성하는방법및 장치가기재되어있다. 각데이타바이트의비트는각 바이트의로직변환의수에따라서선택적으로상보되어선택적으로상보된데이타블럭을생성한다. 다음에미리문자로인코드된상기선택적으로상보된데이타블럭각각내에포함된다른형태의로직값들사이의누적디스패리티 (disparity)가결정된다. 부가하여, 선택적으로상보된데이타블럭중인코드되고있는현재블럭에관련된후보문자의현재디스패리티가또한결정된다. 후보문자는현재디스패리티가누적디스패리티의제1 극성과반대의극성으로되어있는경우선택적으로상보된데이타블럭중현재의것에할당된다. 다르게는, 후보문자의보수는현재의디스패리티가제1 극성으로되어있는경우선택적으로상보된데이타블럭중현재의블럭에할당된다. 고속동작모드에서는, 최소개수이하의로직변환을포함하는데이타블럭내의비트가선택적으로상보되어이러한선택적으로상보된데이타블럭각각은최소개수를초과하는로직변환을포함한다. 저속동작모드에서는, 소정개수이상의로직변환을갖는데이타블럭내의비트가선택적으로상보되어이러한선택적으로상보된데이타블럭각각은최대개수이하의로직변환을포함한다.

3. 发明公开

KR1020170093118A 프로그래밍 가능 종단 레벨을 갖는 동적 버스 반전 审中-实审
标题翻译：具有可编程终端级别的动态总线倒置
公开(公告)号：KR1020170093118A
公开(公告)日：2017-08-14
申请号：KR1020177012644
申请日：2015-11-19
申请人： 인텔 코포레이션
发明人： 모자크,크리스토퍼피. , 맥콜,제임스에이. , 캐스퍼,바이런케이.
IPC分类号： G06F13/42 , G06F13/40
CPC分类号： G06F13/1657 , G06F11/10 , G06F13/4004 , G06F13/4022 , G06F13/4072 , G06F13/4217 , G06F13/4221 , G06F13/4234 , H04L25/4915 , Y02D10/14 , Y02D10/151
摘要： 1과 0의비율의프로그래밍가능레벨을위한동적버스반전(DBI). 송신디바이스는송신될신호의비반전버전("비반전신호") 내의 1과 0의수 및/또는비율및 신호의반전버전("반전신호") 내의 1과 0의수 및/또는비율을식별한다. 송신디바이스는비반전신호내의 1과 0의차이또는반전신호내의 1과 0의차이가목표비율에더 가까운 1 대 0의계산된평균비율을제공하는지를계산할수 있다. 송신디바이스는목표비율에더 가까운계산된평균비율을제공하는신호를전송한다.
摘要翻译：动态总线反转（DBI）为1％和0％的可编程等级。发起设备和识别一和零的反转版本假体和/或比（“反向信号”）的1和0，假肢和/要传输或比率和在非反相版本的信号的信号（“非反转信号”）。发射机设备能够计算是否一个服务接近1为0，在差或1和0在非反相信号的反相信号之间的差的目标传动比和零计算的平均速率。发送设备发送提供更接近目标速率的计算平均速率的信号。

4. 发明公开

KR1020160040247A 최적화 코드 테이블 시그널링 有权
标题翻译：优化代码表信令
公开(公告)号：KR1020160040247A
公开(公告)日：2016-04-12
申请号：KR1020167005255
申请日：2014-06-27
申请人： 오피티씨티에스, 인코포레이티드
发明人： 콘웨이,브루스
IPC分类号： H03M13/25 , H04L27/34 , H03M13/01
CPC分类号： H03M7/3082 , H03M7/42 , H03M7/6052 , H03M13/00 , H03M13/11 , H03M13/25 , H03M13/251 , H03M13/353 , H03M13/611 , H04L1/0009 , H04L1/0041 , H04L1/0042 , H04L1/0043 , H04L1/006 , H04L1/0061 , H04L1/0075 , H04L9/00 , H04L25/4915 , H04L27/3416
摘要： 다양한실시형태에서, 컴퓨터로구현되는방법, 시스템, 및비-일시적컴퓨터판독가능한메모리매체가개시된다. 일양태에서, 컴퓨터로구현되는방법은프로세서에의해디지털스트림을수신하는단계; 프로세서에의해상기디지털비트스트림을인코딩된디지털비트스트림으로변환하는단계, 상기인코딩된디지털비트스트림은게이트웨이채널, 복합채널, 또는데이터채널, 및이들의임의의조합중 적어도하나를포함하고; 및상기프로세서에의해상기인코딩된디지털비트스트림을전송을위한전송시스템에제공하는단계를포함한다.
摘要翻译：在各种实施例中，公开了一种利用优化代码表信令优化数据传输的计算机实现的方法。在一个实施例中，计算机实现的方法包括由处理器接收数字比特流，并且由处理器将数字比特流转换成编码的数字比特流。编码数字比特流包括网关信道，复合信道或数据信道中的至少一个及其任何组合。计算机实现的方法还包括由处理器将经编码的数字比特流提供给传输系统进行传输。

5. 发明公开

KR1020070112179A 수신된 디지털 누적합을 이용한 ＤＰＳＫ-코딩된 코드 워드 내에서의 개별 비트 에러를 보정하기 위한 방법, 시스템 및 컴퓨터 판독 가능한 데이터 저장 매체 失效
标题翻译：使用接收到的累积数字码来校正DPSK编码码中的个别位错误
公开(公告)号：KR1020070112179A
公开(公告)日：2007-11-22
申请号：KR1020077021039
申请日：2006-03-08
申请人： 로베르트 보쉬 게엠베하
发明人： 뵐에버하르트 , 뵐미햐엘
IPC分类号： H04L27/18 , H04L1/00
CPC分类号： H04L25/4904 , H04L25/4915
摘要： The invention relates to an error correction method used in the transmission (15) of a date (D) via a communication system (1). According to said method, at least two data words (DWA, DWB) consisting of two bits are generated for the date (D) according to a predetermined coding rule (7). One of the generated data words (DWA, DWB) is selected taking into consideration (11) a running digital sum produced using the corresponding data word and the running digital sum of the selected data word (DW) is used to produce (9) a first running digital sum (S1). The selected data word (DW) is converted to a code data word (CDW) according to a modulation method (13), whereby one bit of the data word (DW) each is associated with a two-bit sequence having two different individual bit values. The code data word (CDW) and the first running digital sum (S1) are transmitted. The received code data word (CDW') is inspected for the presence of a two-bit sequence having two identical individual bit values, thereby making it possible to identify defective two-bit sequences and to correct the error using the first running digital sum (S1).
摘要翻译：本发明涉及通过通信系统（1）在日期（D）的发送（15）中使用的纠错方法。根据所述方法，根据预定的编码规则（7）为日期（D）生成由两位组成的至少两个数据字（DWA，DWB）。考虑到（11）使用相应的数据字产生的运行数字和并且使用所选择的数据字（DW）的运行数字和来产生（9）一个生成的数据字（DWA，DWB）中的一个首先运行数字和（S1）。所选择的数据字（DW）根据调制方法（13）被转换为码数据字（CDW），由此数据字（DW）的一位与具有两个不同单独位的两位序列相关联值。发送码数据字（CDW）和第一运行数字和（S1）。对接收到的代码数据字（CDW'）进行检查以存在具有两个相同的单独位值的两比特序列，从而使得可以识别有缺陷的两比特序列并使用第一运行数字和（ S1）。

6. 发明公开

KR1020040044384A 인코더, 디코더 및 데이터 전송 시스템 无效
标题翻译：用于将串行数据转换为并行数据的编码器，用于将并行数据转换为串行数据的解码器，以及用于传输串行数据的数据传输设备
公开(公告)号：KR1020040044384A
公开(公告)日：2004-05-28
申请号：KR1020030082776
申请日：2003-11-20
申请人： 르네사스 일렉트로닉스 가부시키가이샤
发明人： 호리요시히꼬
IPC分类号： H04L25/49
CPC分类号： H04L25/4915 , H03M9/00
摘要： PURPOSE: An encoder for converting serial data to parallel data, a decoder for converting serial data to parallel data, and a data transfer device for transferring serial data are provided to reduce effectively RF elements of transmitting data and restrain EMI(Electro-Magnetic Interference) by reducing changing points of serial data. CONSTITUTION: An encoder includes a changing-point counter, a code converter, and a parallel/serial converter. The changing-point counter(1) counts change of n-bit data at each changing point and generates a counting result. The changing-point counter outputs a discrimination bit of a true value when the counting result is over a predetermined value. The code converter(3) converts the n-bit data in such a way that bits of the n-bit data located at predetermined positions are inverted when the discrimination bit is true. The parallel-to-serial converter(5) converts (n+1)-bit data to a (n+1)-bit serial code.
摘要翻译：目的：提供一种用于将串行数据转换为并行数据的编码器，将串行数据转换为并行数据的解码器，以及用于传送串行数据的数据传输装置，有效地减少发送数据的RF元件并抑制EMI（电磁干扰）通过减少串行数据的变化点。构成：编码器包括可变点计数器，代码转换器和并行/串行转换器。变化点计数器（1）计算每个变化点的n位数据的变化，并产生计数结果。当计数结果超过预定值时，变化点计数器输出真值的鉴别位。代码转换器（3）以这样的方式转换n位数据，使得当鉴别位为真时，位于预定位置的n位数据的位被反转。并行到串行转换器（5）将（n + 1）位数据转换为（n + 1）位序列号。

7. 发明授权

KR100318031B1 변환 제어 디지탈 신호 전송 시스템 失效
标题翻译：过渡控制数字信号传输系统
公开(公告)号：KR100318031B1
公开(公告)日：2001-12-22
申请号：KR1020017001012
申请日：1996-09-30
申请人： 실리콘 이미지, 인크.
发明人： 신,예식 , 이,경호 , 김,성준 , 리,데이비드,디.
IPC分类号： H04L25/49
CPC分类号： H04N7/52 , H04L7/0008 , H04L25/03866 , H04L25/085 , H04L25/4915 , H04L2007/045 , H04N7/083 , H04N21/23602 , H04N21/4305 , H04N21/4342
摘要： 데이타바이트의입력시퀀스로부터변환제어된 DC 밸런스시퀀스를생성하는방법및 장치가기재되어있다. 각데이타바이트의비트는각 바이트의로직변환의수에따라서선택적으로상보되어선택적으로상보된데이타블럭을생성한다. 다음에미리문자로인코드된상기선택적으로상보된데이타블럭각각내에포함된다른형태의로직값들사이의누적디스패리티 (disparity)가결정된다. 부가하여, 선택적으로상보된데이타블럭중인코드되고있는현재블럭에관련된후보문자의현재디스패리티가또한결정된다. 후보문자는현재디스패리티가누적디스패리티의제1 극성과반대의극성으로되어있는경우선택적으로상보된데이타블럭중현재의것에할당된다. 다르게는, 후보문자의보수는현재의디스패리티가제1 극성으로되어있는경우선택적으로상보된데이타블럭중현재의블럭에할당된다. 고속동작모드에서는, 최소개수이하의로직변환을포함하는데이타블럭내의비트가선택적으로상보되어이러한선택적으로상보된데이타블럭각각은최소개수를초과하는로직변환을포함한다. 저속동작모드에서는, 소정개수이상의로직변환을갖는데이타블럭내의비트가선택적으로상보되어이러한선택적으로상보된데이타블럭각각은최대개수이하의로직변환을포함한다.

8. 发明授权

KR101769974B1 최적화 코드 테이블 시그널링 有权
公开(公告)号：KR101769974B1
公开(公告)日：2017-08-21
申请号：KR1020167005255
申请日：2014-06-27
申请人： 오피티씨티에스, 인코포레이티드
发明人： 콘웨이,브루스
IPC分类号： H03M13/25 , H04L27/34 , H03M13/01
CPC分类号： H03M7/3082 , H03M7/42 , H03M7/6052 , H03M13/00 , H03M13/11 , H03M13/25 , H03M13/251 , H03M13/353 , H03M13/611 , H04L1/0009 , H04L1/0041 , H04L1/0042 , H04L1/0043 , H04L1/006 , H04L1/0061 , H04L1/0075 , H04L9/00 , H04L25/4915 , H04L27/3416
摘要： 다양한실시형태에서, 컴퓨터로구현되는방법, 시스템, 및비-일시적컴퓨터판독가능한메모리매체가개시된다. 일양태에서, 컴퓨터로구현되는방법은프로세서에의해디지털스트림을수신하는단계; 프로세서에의해상기디지털비트스트림을인코딩된디지털비트스트림으로변환하는단계, 상기인코딩된디지털비트스트림은게이트웨이채널, 복합채널, 또는데이터채널, 및이들의임의의조합중 적어도하나를포함하고; 및상기프로세서에의해상기인코딩된디지털비트스트림을전송을위한전송시스템에제공하는단계를포함한다.

9. 发明公开

KR1020160120792A 시그널링 전력을 감소시키는 방법들 및 장치 审中-实审
标题翻译：减少信号功率的方法和装置
公开(公告)号：KR1020160120792A
公开(公告)日：2016-10-18
申请号：KR1020167027569
申请日：2014-11-21
申请人： 퀄컴 인코포레이티드
发明人： 홀리스티모시모우리
IPC分类号： H04L25/49 , G06F13/38 , H03M5/02
CPC分类号： H04L25/4917 , G06F13/38 , H03M5/02 , H04L25/4915
摘要： 인코딩된통신링크에의해소모되는전력을감소시키는시스템, 방법들및 장치가설명된다. 일예에서, 4-레벨펄스진폭변조인코딩된송신의상이한논리상태들은다른논리상태들보다더 큰전력을소모한다. 멀티-비트데이터심볼들에서의제 1 논리상태에서의프라이머리비트들의프랙션은프라이머리비트들이송신전에반전되는지의여부를결정할수도있다. 멀티-비트데이터심볼들에서의제 1 논리상태에서의세컨더리비트들의프랙션은세컨더리비트들이송신전에반전되는지의여부를결정할수도있다. 프라이머리비트들이세컨더리비트들과스왑될수 있고, 제 1 논리상태에서의프라이머리비트들보다더 많은세컨더리비트들이제 1 논리상태에있다.

10. 发明授权

KR100799684B1 통신 시스템 및 통신 시스템 제어방법 失效
标题翻译：通信系统及其控制方法
公开(公告)号：KR100799684B1
公开(公告)日：2008-02-01
申请号：KR1020060089153
申请日：2006-09-14
申请人： 삼성전자주식회사
发明人： 정회주 , 김재관
IPC分类号： H04L1/20 , H04L12/24
CPC分类号： H04L25/4915 , H04L1/0061 , H04L25/14
摘要： A communication system and a control method thereof are provided to decrease an SSN(Simultaneous Switching Noise) and an ISI(Inter Symbol Interference) noise by partially inverting data to be transmitted before transmission. A communication system includes a transmitter(2100) and a receiver(2200). The transmitter inverts first bits of first transmission data(DATA) based on an error signal, and serializes the first transmission data to generate second transmission data(DOUT0-DOUT3). The transmitter transmits the second transmission data to plural communication channels(CH1-CH4). The receiver inverts the first bits of first reception data(DIN0-DIN3) which is received from the communication channels based on an error signal, and inverts the received first bits. The receiver parallelizes the first reception data to generate second reception data(DI). The receiver generates the error signal based on the second reception data.
摘要翻译：提供一种通信系统及其控制方法，通过部分地反转在传输之前传输的数据来减少SSN（同时切换噪声）和ISI（符号间干扰）噪声。通信系统包括发射机（2100）和接收机（2200）。发送器基于误差信号反转第一传输数据（DATA）的第一位，并串行化第一传输数据以产生第二传输数据（DOUT0-DOUT3）。发射机将第二传输数据发送到多个通信信道（CH1-CH4）。接收机根据误差信号反转从通信信道接收到的第一接收数据（DIN0-DIN3）的第一比特，并且反转所接收的第一比特。接收机将第一接收数据并行化以产生第二接收数据（DI）。接收机根据第二接收数据产生误差信号。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式