专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020180103786A 집적 회로, 집적 회로의 구동 방법, 및 반도체 장치 有权
公开(公告)号：KR1020180103786A
公开(公告)日：2018-09-19
申请号：KR1020180106333
申请日：2018-09-06
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 엔도마사미 , 오마루다꾸로
IPC分类号： H03K3/356 , H03K3/012 , H03K21/02 , H03K21/40
CPC分类号： H03K3/356008 , H03K3/012 , H03K21/023 , H03K21/403
摘要： 본발명은신속하게휴지상태로이행하고휴지상태로부터복귀할수 있는집적회로를제공한다. 동작속도를저하시키지않으면서소비전력을저감시킬수 있는집적회로를제공한다. 또는, 상기집적회로의구동방법을제공한다. 휘발성제 1 플립플롭과, 비휘발성기억회로를구비한제 2 플립플롭을갖고, 전력이공급되는동작상태에서는제 1 플립플롭이데이터를유지하고, 전력공급이정지된휴지상태에서는제 2 플립플롭이데이터를유지하고, 동작상태로부터휴지상태로이행할때 제 1 플립플롭으로보터제 2 플립플롭으로데이터를이동하고, 휴지상태로부터동작상태로복귀할때 제 2 플립플롭으로부터제 1 플립플롭으로데이터를이동하는집적회로를제공한다.

2. 发明公开

KR1020050096947A 비휘발성 메모리의 내구 한계 카운팅 방법 无效
标题翻译：非挥发性记忆超过限制的方法
公开(公告)号：KR1020050096947A
公开(公告)日：2005-10-06
申请号：KR1020057013506
申请日：2003-12-16
申请人： 아트멜 코포레이숀
发明人： 마렛스키케리디
IPC分类号： G06M3/00 , H03K21/00
CPC分类号： H03K21/403 , G11C16/102 , G11C16/349 , H03K23/005
摘要： A digital counter (e.g.,) that uses non-volatile memories (12, 14, 16, 18,...) as storage cells, wherein the storage cells are sub-divided into two groups, one for the implementation of a rotary counter (20, 22) that keeps track of the less significant part of the count and a binary counter (10) that keeps track of the more significant part of the count. The rotary counter implements a counting method that maximizes the count that can be obtained before the endurance limit of the memory is reached by making sure that each change of state of each cell is recorded as one count and that all cells in the rotary counter experience two change of state in every cycle. The binary counter (10) records the number of cycles the rotary counter has gone through.
摘要翻译：使用非易失性存储器（12,14,16,18，...）作为存储单元的数字计数器（例如），其中存储单元被细分成两组，一组用于执行旋转计数器（20,22），其跟踪计数的较不重要的部分，以及跟踪计数的更重要部分的二进制计数器（10）。旋转计数器实现一种计数方法，通过确保每个单元格的每个状态的每个改变被记录为一个计数，并且旋转计数器中的所有单元经历两次以使在达到存储器的耐力极限之前可以获得的计数最大化每个周期的状态变化。二进制计数器（10）记录旋转计数器经过的循环次数。

3. 发明授权

KR101898726B1 집적 회로, 집적 회로의 구동 방법, 및 반도체 장치 有权
公开(公告)号：KR101898726B1
公开(公告)日：2018-09-13
申请号：KR1020110126877
申请日：2011-11-30
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 엔도마사미 , 오마루다꾸로
IPC分类号： H03K3/356 , H03K3/012 , H03K21/02
CPC分类号： H03K3/356008 , H03K3/012 , H03K21/023 , H03K21/403
摘要： 본발명은신속하게휴지상태로이행하고휴지상태로부터복귀할수 있는집적회로를제공한다. 동작속도를저하시키지않으면서소비전력을저감시킬수 있는집적회로를제공한다. 또는, 상기집적회로의구동방법을제공한다. 휘발성제 1 플립플롭과, 비휘발성기억회로를구비한제 2 플립플롭을갖고, 전력이공급되는동작상태에서는제 1 플립플롭이데이터를유지하고, 전력공급이정지된휴지상태에서는제 2 플립플롭이데이터를유지하고, 동작상태로부터휴지상태로이행할때 제 1 플립플롭으로보터제 2 플립플롭으로데이터를이동하고, 휴지상태로부터동작상태로복귀할때 제 2 플립플롭으로부터제 1 플립플롭으로데이터를이동하는집적회로를제공한다.

4. 发明公开

KR1020020047248A 비휘발성 메모리내에 저장된 순차 카운터들의 셀 수명을향상시키는 방법 및 장치 无效
标题翻译：用于改善存储在非易失性存储器中的顺序计数器的细胞寿命的方法和装置
公开(公告)号：KR1020020047248A
公开(公告)日：2002-06-21
申请号：KR1020027004969
申请日：2000-10-19
申请人： 퀄컴 인코포레이티드
发明人： 허치슨제임스에이4세 , 스팔리와이
IPC分类号： H03K21/40
CPC分类号： G11C16/349 , G11C8/04 , H03K21/403
摘要： 본발명은카운터값을업데이트하고저장하는방법및 장치에관한것이다. 다수의 N 개의카운터업데이트신호들각각에응답하여, 다수의 2 진메모리셀들로부터 2 진메모리셀을선택하며 (단계 350), 그선택된 2 진메모리셀의상태를반전시킨다 (단계 360). N 개의카운터업데이트신호들을수신한후에 (단계 320), 다수의 2 진메모리셀들로부터분리된레지스터를증분시킨후 (단계 340), 추가적인카운터업데이트신호들에응답하여처리를반복한다 (단계 320). 각각처리가반복되는동안에다수의 2 진메모리셀들각각을평균적으로동일한횟수로반전시킨다. 레지스터내의값 및다수의 2 진메모리셀들의상태들은임의의소정시간에카운터값을나타낸다.
摘要翻译：一种用于更新和存储计数器值的方法和装置。响应于多个N个计数器更新信号中的每一个，从多个二进制存储器单元中选择二进制存储单元，并且所选择的二进制存储单元的状态被反转。在接收到N个计数器更新信号之后，与多个二进制存储器单元分离的寄存器被递增，然后响应于另外的计数器更新信号重复处理。在每次重复处理期间，多个二进制存储器单元中的每一个平均反转相等的次数。多个二进制存储单元的状态和寄存器中的值表示任何给定时间的计数器值。

5. 发明公开

KR1020010070099A 연속 카운트를 생성하기 위한 어셈블리 有权
标题翻译：组委会统筹委员
公开(公告)号：KR1020010070099A
公开(公告)日：2001-07-25
申请号：KR1020000056014
申请日：2000-09-23
申请人： 텍사스 인스트루먼츠 도이취랜드 게엠베하
发明人： 플락실토마스 , 마이에르헤르베르트
IPC分类号： G11C16/32
CPC分类号： H03K21/403
摘要： PURPOSE: Assembly for generating a consecutive count is provided to increase the number of safe storage operations of an EEPROM. CONSTITUTION: An assembly for generating a consecutive count includes an n-stage binary counter(24) incrementable by counting pulses in successive cycles and an EEPROM(10) in which an item of information representing the count achieved in each case is stored in the pauses between the cycles. The EEPROM(10) comprises n+1 memory cells. A control circuit(36) is provided causing the contents of the n-1 stages of the binary counter(24) assigned to the most-significant bits to be stored in the n-1 first memory cells of the EEPROM(10) and the contents of the n or(n+1) memory cell is changed in alternate cycles. On commencement of each cycle the contents of the n-1 first memory cells of the EEPROM(10) is transferred into the corresponding stages of the binary counter(24) and a bit is written into the n stage of the binary counter(24) formed by linking the contents of the n and(n+1) memory cells of the EEPROM(10) such that the count corresponds to the count attained in the previous cycle, whereby the counting pulse then increments the binary counter(24) to the next count.
摘要翻译：目的：提供用于生成连续计数的组合，以增加EEPROM的安全存储操作数量。构成：用于产生连续计数的组件包括通过连续循环中的脉冲计数可递增的n级二进制计数器（24）和EEPROM（10），其中表示在每种情况下实现的计数的信息项存储在暂停中在循环之间。 EEPROM（10）包括n + 1个存储单元。提供控制电路（36），使分配给最高有效位的二进制计数器（24）的n-1级的内容存储在EEPROM（10）的n-1个第一存储器单元中，并且 n或（n + 1）个存储单元的内容以交替周期改变。在每个周期开始时，EEPROM（10）的n-1个第一存储单元的内容被传送到二进制计数器（24）的相应级，并且将一位写入二进制计数器（24）的n级，通过连接EEPROM（10）的n和（n + 1）个存储单元的内容使得计数对应于在前一周期中获得的计数，由此计数脉冲然后将二进制计数器（24）增加到下次计数

6. 发明授权

KR1019890004949B1 전자식 오도미터 失效
标题翻译：电子表盘
公开(公告)号：KR1019890004949B1
公开(公告)日：1989-12-02
申请号：KR1019840002059
申请日：1984-04-19
申请人： 가부시끼가이샤 히다치 세이사꾸쇼
发明人： 나이또오쇼오다로오 , 야마무라히로히사 , 가또오기고오조오
IPC分类号： G01C22/00
CPC分类号： H03K21/403 , G01C22/02
摘要： The odometer improves life-cycle and precision by using the successive memory addresses for storing the successively cumulative totals. The computing section (3) which determines the cumulative total of the distance traveled receives the pulses indicating the displacement of an automobile from the pulse generator (1). The write-in section stores the output of the judgement circuit (2) and non-volatile memory (7). The judgement circuit detects the predetermined cumulative total value and acts via the address change section (4) to cause the write-in section input to be written in a succeeding memory address.
摘要翻译：里程表通过使用连续的存储器地址来存储连续累积的总计来提高生命周期和精度。确定所行驶的距离的累积总和的计算部分（3）接收指示汽车从脉冲发生器（1）的位移的脉冲。写入部分存储判断电路（2）和非易失性存储器（7）的输出。判断电路检测预定的累积总值，并通过地址变更部（4）进行动作，使写入部输入被写入后续的存储器地址。

7. 发明公开

KR1020120061746A 집적 회로, 집적 회로의 구동 방법, 및 반도체 장치 审中-实审
标题翻译：集成电路，驱动它们的方法和半导体器件
公开(公告)号：KR1020120061746A
公开(公告)日：2012-06-13
申请号：KR1020110126877
申请日：2011-11-30
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 엔도마사미 , 오마루다꾸로
IPC分类号： H03K3/037 , H03K3/356 , H01L27/00 , H01L21/768
CPC分类号： H03K3/356008 , H03K3/012 , H03K21/023 , H03K21/403
摘要： PURPOSE: An integrated circuit, a method for driving the same, and a semiconductor device are provided to reduce power consumption without the degradation of a working speed by providing an integrated circuit rapidly returning from an inactive state. CONSTITUTION: A semiconductor circuit has a nonvolatile FF(Flip-Flop)(101), a volatile FF(103), a selection circuit(105), an inverter circuit(107), and an NAND circuit(109). The nonvolatile FF has an input terminal, an output terminal, and a clock input terminal. The volatile FF has another input terminal, another output terminal, and a clock input terminal. The selection circuit has two input terminals. The selection circuit selects data to be inputted to the volatile FF. A second control signal is inputted to an input terminal of the inverter circuit. An output terminal of the inverter circuit is electrically connected with one side input terminal of the NAND circuit. An output terminal of the NAND circuit is electrically connected with a clock input terminal of the volatile FF.
摘要翻译：目的：提供集成电路，其驱动方法和半导体器件，以通过提供从非活动状态快速返回的集成电路来降低功耗而不降低工作速度。构成：半导体电路具有非易失性FF（触发器）（101），易失性FF（103），选择电路（105），反相器电路（107）和NAND电路（109）。非易失性FF具有输入端子，输出端子和时钟输入端子。易失性FF具有另一个输入端子，另一个输出端子和时钟输入端子。选择电路有两个输入端子。选择电路选择要输入到易失性FF的数据。第二控制信号被输入到逆变器电路的输入端。逆变器电路的输出端子与NAND电路的一侧输入端子电连接。 NAND电路的输出端子与易失性FF的时钟输入端子电连接。

8. 发明授权

KR100634925B1 연속 카운트를 생성하기 위한 어셈블리 有权
标题翻译：组建一个协调人数
公开(公告)号：KR100634925B1
公开(公告)日：2006-10-17
申请号：KR1020000056014
申请日：2000-09-23
申请人： 텍사스 인스트루먼츠 도이취랜드 게엠베하
发明人： 플락실토마스 , 마이에르헤르베르트
IPC分类号： G11C16/32
CPC分类号： H03K21/403
摘要： 본 발명에 따른 연속 카운트를 생성하기 위한 어셈블리는, 연속하는 사이클에서의 펄스를 카운트함으로써 증분될 수 있는 n개의 스테이지 이진 카운터(24)와, EEPROM(10)을 포함하는데, 이 EEPROM(10)에서는 각 경우에서 획득된 카운트를 나타내는 정보 목록이 사이클 사이의 중지기간에 저장된다. EEPROM(10)은 n+1개의 메모리 셀을 포함한다. 제어 회로(36)는, 최상위 비트에 할당되는 이진 카운터(24)의 n-1개의 스테이지의 내용이 EEPROM(10)의 처음의 n-1개의 메모리 셀에 저장되도록 해주며, n번째 또는 (n+1)번째 메모리 셀의 내용은 교번하는 사이클에서 변경된다. 각 사이클이 개시될 때, EEPROM(10)의 처음의 n-1개의 메모리 셀의 내용은 이진 카운터(24)의 대응하는 스테이지로 전송되며, EEPROM(10)의 n번째 및 (n+1)번째 메모리 셀의 내용을 링크시킴으로써 형성되는 이진 카운터(24)의 n번째 스테이지로 1비트가 기입되어서, 그 카운트가 이전 사이클에서 얻어진 카운트에 대응하게 되며, 이에 따라, 카운팅 펄스는 그 후 이진 카운터(24)를 다음 카운트로 증분시킨다.
어셈블리, EEPROM, 이진 카운터, 메모리 셀, 제어 회로, 사이클

9. 发明授权

KR100185022B1 계수장치 失效
标题翻译：计数设备
公开(公告)号：KR100185022B1
公开(公告)日：1999-04-15
申请号：KR1019960027468
申请日：1996-07-08
申请人： 미쓰비시덴키 가부시키가이샤
发明人： 야수다유끼오
IPC分类号： H03K23/00
CPC分类号： H03K21/403
摘要： [과제]
열악한 환경하에 있어서도 정확하게 동작하는 신뢰성이 높은 불휘발성의 계수장치를 제공한다.
[해결수단]
파괴식의 기억소자(14, 24)와, 기억소자가 파괴되어 있는지 아닌지를 검출하는 검출회로(13, 15, 23, 25)와, 기억소자에의 파괴전류의 공급을 제어하는 제어회로(12, 22)로된 블록을 복수단 접속하여 계수회로(18)를 구성하는 동시에, 이 계수회로(18)내의 기억소자를 파괴하는 파괴전류를 계수대상의 기록펄스의 입력마다 공급하는 전류공급회로(11)를 설치한다.
상기 계수회로(18)의 각 단에 있어서, 제어회로는 검출회로의 검출결과에 근거하여, 그단의 기억소자가 비파괴상태에 있어서 전단의 기억소자가 파괴상태인 때에만, 전류공급회로(11)로부터의 파괴전류를 그 단의 기억소자에 공급한다.
단지, 초단의 제어회로는 초단의 기억소자가 비파괴상태인 때에 파괴전류를 그 기억소자에 공급한다.

10. 发明授权

KR1019930004887B1 전자식 오도미터 失效
标题翻译：电子ODOMETER
公开(公告)号：KR1019930004887B1
公开(公告)日：1993-06-09
申请号：KR1019900007399
申请日：1990-05-23
申请人： 닛뽄세이끼가부시끼가이샤
发明人： 시다마고또 , 세끼노리오
IPC分类号： G01P3/42 , G01C22/02
CPC分类号： H03K21/403 , G01C22/02
摘要： 내용 없음.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式