专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101802947B1 논리 장치 및 논리 장치의 동작 방법 有权
标题翻译：逻辑设备和逻辑设备如何工作
公开(公告)号：KR101802947B1
公开(公告)日：2017-12-29
申请号：KR1020110087847
申请日：2011-08-31
申请人： 삼성전자주식회사 , 서울시립대학교 산학협력단
发明人： 최현식 , 김호정 , 김기철 , 신재광 , 최중호 , 정형수
IPC分类号： H03K19/173 , G06F9/06
CPC分类号： H03K19/17756
摘要： 논리장치가개시된다. 본발명의실시예에따른논리장치는, 제1 저장블록및 제2 저장블록및 제1 기능제어부를포함하는제1 기능블록을포함하고, 제1 동작구간에서상기제1 기능제어부는, 제1 설정선택신호및 제1 기능의설정을명령하는제1 설정명령신호를수신하고, 상기제1 설정선택신호를기반으로상기제1 저장블록을상기제1 동작구간의설정저장블록으로선택하고, 상기제1 설정명령신호를기반으로상기제1 저장블록에상기제1 기능을설정한다.
摘要翻译：公开了一种逻辑器件。根据本发明的一个实施例，在所述第一存储块和第二存储块，以及第一功能的控制，如权利要求包括第一功能块，并在第1动作期间包括第一功能控制单元，该第一逻辑装置接收第一组命令信号，以命令组的选择信号，并设置第一功能，以及基于所述第一设定选择信号到所述第一铜雀之间的设定存储块中选择所述第一存储块，并且其中并且第一功能基于第一设定命令信号被设定到第一存储块。

2. 发明授权

KR101638976B1 재구성 가능한 논리 장치 有权
标题翻译：可重构逻辑器件
公开(公告)号：KR101638976B1
公开(公告)日：2016-07-13
申请号：KR1020100082645
申请日：2010-08-25
申请人： 삼성전자주식회사
发明人： 김호정 , 신재광 , 최현식
IPC分类号： G11C16/06 , G11C16/10
CPC分类号： H03K19/17752 , H03K19/17756
摘要： 본발명은재구성가능한논리장치에관한것으로, 제1 논리블록및 제2 논리블록을포함하는적어도두 개의논리블록들, 상기제1 논리블록에연결되는복수의제1 글로벌배선들과상기제2 논리블록에연결되는복수의제2 글로벌배선들을포함하는글로벌배선그룹, 및상기복수의제1 글로벌배선들과상기복수의제2 글로벌배선들이교차하는영역들에각각배치되는복수의제1 비휘발성메모리소자들을포함하고, 상기논리장치의동작을실시간으로재구성하기위하여상기복수의제1 비휘발성메모리소자들각각에저장된제1 데이터를기초로하여상기복수의제1 및제2 글로벌배선들의라우팅을제어하는글로벌제어부를포함한다.

3. 发明公开

KR1020130024406A 논리 장치 및 논리 장치의 동작 방법 有权
标题翻译：逻辑设备的逻辑设备和操作方法
公开(公告)号：KR1020130024406A
公开(公告)日：2013-03-08
申请号：KR1020110087847
申请日：2011-08-31
申请人： 삼성전자주식회사 , 서울시립대학교 산학협력단
发明人： 최현식 , 김호정 , 김기철 , 신재광 , 최중호 , 정형수
IPC分类号： H03K19/173 , G06F9/06
CPC分类号： H03K19/17756
摘要： PURPOSE: A logic device and an operation method are provided to improve efficiency. CONSTITUTION: A logic device(LGD) includes a function block(FB). The function block includes a first storage block(SB1), a second storage block(SB2), and a function controller(FCTR). The first function control unit receives a first setup selection signal and a first setup command signal which sets a first function. The first function control unit sets a first function in a first storage block based on a first setup command signal by selecting a setup storage block of a first operation section based on the first setup selection signal.
摘要翻译：目的：提供逻辑设备和操作方法，以提高效率。构成：逻辑器件（LGD）包括功能块（FB）。功能块包括第一存储块（SB1），第二存储块（SB2）和功能控制器（FCTR）。第一功能控制单元接收第一设置选择信号和设置第一功能的第一设置命令信号。第一功能控制单元基于第一设置命令信号，通过基于第一设置选择信号选择第一操作部分的设置存储块来设置第一存储块中的第一功能。

4. 发明公开

KR1020120019304A 재구성 가능한 논리 장치 有权
标题翻译：可重构逻辑器件
公开(公告)号：KR1020120019304A
公开(公告)日：2012-03-06
申请号：KR1020100082645
申请日：2010-08-25
申请人： 삼성전자주식회사
发明人： 김호정 , 신재광 , 최현식
IPC分类号： G11C16/06 , G11C16/10
CPC分类号： H03K19/17752 , H03K19/17756 , G11C16/06 , G11C16/10
摘要： PURPOSE: A logical device which is able to be reconstructed is provided to control routings by distinguishing the routings between local wires and global wires, thereby improving the performance of the logical device. CONSTITUTION: Two logical blocks include a first logical block(21) and a second logical block(22). A global wiring group comprises a plurality of first global wirings and a plurality of second global wirings. A global controller(25) comprises a plurality of first non-volatile memory devices which is respectively arranged on regions in which a plurality of first global wirings and a plurality of second global wirings are crossed. A global controller controls routings of the first and second global wirings based on first data respectively stored in the first non-volatile memory devices.
摘要翻译：目的：提供能够重建的逻辑设备，以通过区分本地线路和全局线路之间的路由来控制路由，从而提高逻辑设备的性能。构成：两个逻辑块包括第一逻辑块（21）和第二逻辑块（22）。全局布线组包括多个第一全局布线和多个第二全局布线。全局控制器（25）包括多个第一非易失性存储器件，其分别布置在多个第一全局布线和多个第二全局布线交叉的区域上。全局控制器基于分别存储在第一非易失性存储器设备中的第一数据来控制第一和第二全局配线的路由。

5. 发明授权

KR100840030B1 프로그래머블 논리 회로 有权
标题翻译：可编程逻辑电路
公开(公告)号：KR100840030B1
公开(公告)日：2008-06-19
申请号：KR1020067016161
申请日：2005-02-08
申请人： 파나소닉 주식회사
发明人： 아오야마,야스히로 , 쿠도,요스케
IPC分类号： H03K19/177 , H03K19/173
CPC分类号： H03K19/17752 , H03K19/17728 , H03K19/17736 , H03K19/17756 , H03K19/1776 , H03K19/17796
摘要： 프로그래머블 논리 회로(100)의 프로세서 엘리먼트(101)는, 제1의 설정 정보에 기초하여 기능의 변경이 가능하여 입력 신호에 소정의 논리 연산 처리를 행하여 데이터를 생성하는 로직셀(300)과, 제2의 설정 정보에 기초하여 상기 논리 연산 수단으로부터의 상기 데이터의 정렬과 복제와 반전 처리를 행하여 데이터를 생성하는 크로스커넥트 스위치(301)와, 분기용 설정 정보에 기초하여 메모리 장치(102)의 상기 제1 및 제2의 설정 정보의 어느 것인가를 판독하여 상기 논리 연산 수단과 상기 데이터 처리 수단에게 주어 제어하는 메모리 제어부(201)를 가지고 있다. 복수의 단위 논리 회로의 각각은, 메모리 장치(102)로부터 순차적으로 판독하는 상기 제1 및 제2의 설정 정보에 기초하여 로직셀(300)과 크로스커넥트 스위치(301)의 일부 또는 전부의 기능을 순차적으로 변경하여 소정의 순서 회로의 동작을 행한다.

6. 发明公开

KR1020070007245A 프로그램 가능 논리 어레이에서 기능을 동적으로 실행하기위한 시스템 및 방법 无效
标题翻译：在可编程逻辑阵列中动态执行功能的系统和方法
公开(公告)号：KR1020070007245A
公开(公告)日：2007-01-15
申请号：KR1020067006633
申请日：2004-10-13
申请人： 인터내셔널 비지네스 머신즈 코포레이션
发明人： 굿나우케네스제이 , 오길비클라렌스알 , 레이놀즈크리스토퍼비 , 스미스잭알 , 벤트론세바스찬티
IPC分类号： G06F9/30 , H03K19/177
CPC分类号： H03K19/17752 , G06F15/7867 , H03K19/17756 , H03K19/1776
摘要： A reconfigurable logic array (RLA) system (104) that includes an RLA (108) and a programmer (112) for reprogramming the RLA on a cyclical basis. A function (F) requiring a larger amount of logic than contained in the RLA is partitioned into multiple functional blocks (FB1, FB2, FB3). The programmer contains software (144) that partitions the RLA into a function region FR located between two storage regions SR1, SR2. The programmer then programs functional region sequentially with the functional blocks of the function so that the functional blocks process in alternating directions between the storage regions. While the programmer is reconfiguring function region with the next functional block and reconfiguring one of the storage regions for receiving the output of the next functional block, data being passed from the current functional block to the next functional block is held in the other storage region. ® KIPO & WIPO 2007
摘要翻译：一种可重构逻辑阵列（RLA）系统（104），包括RLA（108）和编程器（112），用于循环地重新编程RLA。需要比RLA中包含的逻辑大的功能（F）被划分为多个功能块（FB1，FB2，FB3）。程序员包含将RLA分割成位于两个存储区域SR1，SR2之间的功能区域FR的软件（144）。然后，程序员使用功能的功能块顺序地对功能区域进行编程，使得功能块在存储区域之间的交替方向上进行处理。当编程器用下一个功能块重新配置功能区域并且重新配置存储区域之一以接收下一个功能块的输出时，从当前功能块传递到下一个功能块的数据被保存在另一个存储区域中。 ®KIPO＆WIPO 2007

7. 发明公开

KR1020060110362A 프로그래머블 논리 회로 有权
标题翻译：可编程逻辑电路
公开(公告)号：KR1020060110362A
公开(公告)日：2006-10-24
申请号：KR1020067016161
申请日：2005-02-08
申请人： 파나소닉 주식회사
发明人： 아오야마,야스히로 , 쿠도,요스케
IPC分类号： H03K19/177 , H03K19/173
CPC分类号： H03K19/17752 , H03K19/17728 , H03K19/17736 , H03K19/17756 , H03K19/1776 , H03K19/17796
摘要： A programmable logic circuit (100) includes a processor element (101) having: a logic cell (300) which can modify the function according to first setting information and generates data by performing a predetermined logic calculation on an input signal; a cross connect switch (301) for generating data by performing alignment, copying, and inversion of the data from the logic calculation means according to second setting information; and a memory control unit (201) which reads out the first or the second setting information from a memory device (102) according to branch setting information and supplies it to the logic calculation means and the data processing means for performing control. According to the first and the second setting information successively read from the memory device (102), each of unit logic circuits successively modifies a part or whole of the logic cell (300) and the cross connect switch (301) and performs a predetermined sequence circuit operation.
摘要翻译：可编程逻辑电路（100）包括具有：逻辑单元（300）的处理器元件（101），其可以根据第一设置信息修改功能，并且通过对输入信号执行预定的逻辑计算来产生数据; 交叉连接开关（301），用于通过根据第二设置信息从逻辑计算装置执行数据的对准，复制和反转来产生数据; 以及根据分支设置信息从存储器件（102）读出第一或第二设置信息的存储器控制单元（201），并将其提供给逻辑计算装置和用于执行控制的数据处理装置。根据从存储器件（102）连续读出的第一和第二设置信息，每个单元逻辑电路连续修改逻辑单元（300）和交叉连接开关（301）的一部分或全部，并执行预定的顺序电路操作。

8. 发明公开

KR1020030057487A 강유전체 구성 메모리를 갖는 프로그램 가능한 논리 소자 无效
标题翻译：具有铁电配置存储器的可编程逻辑元件
公开(公告)号：KR1020030057487A
公开(公告)日：2003-07-04
申请号：KR1020020085896
申请日：2002-12-28
申请人： 후지쯔 가부시끼가이샤
发明人： 마스이쇼이치 , 오우라미치야 , 니노미야츠즈미 , 요코제키와타루 , 무카이다겐지
IPC分类号： G11C11/22
CPC分类号： G06F21/76 , G06F21/79 , G11C8/20 , H03K19/17752 , H03K19/17756 , H03K19/1776 , H03K19/17768 , H03K19/17772 , H03K19/17776 , H03K19/1778
摘要： 본 발명은 다수의 구성 데이터 세트를 저장하는 강유전체 구성 메모리를 갖는 프로그램 가능한 논리 소자에 관한 것이다. 상기 소자는 희망하는 논리 기능을 제공할 수 있는 프로그램 가능한 논리 블록, 인터커넥션 및 I/O 블록을 갖는다. 이러한 빌딩 블록들은 상기 소자의 통합 구성 메모리에 저장되는 구성 데이터의 선택을 변경함으로써 동적으로 재구성될 수 있다. 구성 메모리들은 그룹들로 나누어져, 다수의 구성 데이터 스트림이 동시에 로드될 수 있다. 불법 접근으로부터 구성 메모리의 내용을 보호하기 위해서, 상기 소자는 구성 메모리에 저장되는 보안 ID를 사용하는 인증 매커니즘을 채용한다. 상기 소자는 강유전체 메모리 셀이 상기 소자의 파워 업 또는 셧다운시 확실하게 데이터를 유지할 수 있도록 적절한 전력 공급 시퀀스를 제공하는 메모리 컨트롤러를 갖는다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式