专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020130073776A 횡형 디모스 트랜지스터 및 이의 제조방법 无效
标题翻译： LDMOS晶体管器件及其制备方法
公开(公告)号：KR1020130073776A
公开(公告)日：2013-07-03
申请号：KR1020110141795
申请日：2011-12-23
申请人： 주식회사 디비하이텍
发明人： 김미영
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/7818 , H01L29/7816 , H01L29/7824 , H01L29/7846
摘要： PURPOSE: A lateral diffusion MOS transistor and a manufacturing method thereof are provided to increase breakdown voltage by forming a field insulation layer in the upper surface of an N well. CONSTITUTION: A P-type body region is formed in an N well. A source region and a body contact region are formed in the P-type body region. A drain region (230) is formed in the N well. A field insulation layer (300) is formed on the P-type body region and the N well. A gate electrode (400) is formed on the N well and the field insulation layer.
摘要翻译：目的：提供横向扩散MOS晶体管及其制造方法以通过在N阱的上表面中形成场绝缘层来增加击穿电压。构成：在N阱中形成P型体区。源极区域和体接触区域形成在P型体区域中。漏极区（230）形成在N阱中。在P型体区域和N阱上形成有场绝缘层（300）。在N阱和场绝缘层上形成栅电极（400）。

2. 发明公开

KR1020080033423A 드레인 확장형 ＭＯＳ 트랜지스터 및 그 반도체 장치 제조방법 有权
标题翻译：漏极延长MOSFET与二极管钳位
公开(公告)号：KR1020080033423A
公开(公告)日：2008-04-16
申请号：KR1020087003859
申请日：2005-07-18
申请人： 텍사스 인스트루먼츠 인코포레이티드
发明人： 펜드하르카르,사미어
IPC分类号： H01L29/94
CPC分类号： H01L29/7818 , H01L29/1083 , H01L29/42368 , H01L29/66689
摘要： High side extended-drain MOS driver transistors (T2) are presented in which an extended drain (108, 156) is separated from a first buried layer (120) by a second buried layer (130), wherein an internal or external diode (148) is coupled between the first buried layer (120) and the extended drain (108, 156) to increase the breakdown voltage.
摘要翻译：提出了高边漏极MOS驱动晶体管（T2），其中扩展漏极（108,156）通过第二掩埋层（130）与第一掩埋层（120）分离，其中内部或外部二极管（148））连接在第一掩埋层（120）和延伸漏极（108,156）之间以增加击穿电压。

3. 发明公开

KR1020070025952A 반도체 장치 有权
标题翻译：半导体器件
公开(公告)号：KR1020070025952A
公开(公告)日：2007-03-08
申请号：KR1020060046823
申请日：2006-05-25
申请人： 닛산 지도우샤 가부시키가이샤
发明人： 시모이다요시오 , 호시마사까쯔 , 다나까히데아끼 , 하야시데쯔야 , 시노하라도시로 , 야마가미시게하루
IPC分类号： H01L29/861
CPC分类号： H01L29/7804 , H01L29/7818
摘要： A semiconductor device is provided to simplify the fabricating process of a peripheral structure by using an enhanced hetero junction diode structure. A semiconductor device comprises a switch part and a hetero junction diode. The switch part is used for controlling on/off states of current supplied to a first conductive type semiconductor base body. The hetero junction diode is used for preventing a reverse flow of the on/off currents. The switch part is formed at a first main surface of the semiconductor base body. The hetero junction diode is formed at a second main surface of the semiconductor base body. The first main surface of the semiconductor base body is opposite to the second main surface. A hetero semiconductor region(2) of the hetero junction diode is heavily doped with second conductive type ions.
摘要翻译：提供半导体器件以通过使用增强的异质结二极管结构简化外围结构的制造工艺。半导体器件包括开关部分和异质结二极管。开关部分用于控制提供给第一导电类型半导体基体的电流的开/关状态。异质结二极管用于防止导通/截止电流的反向流动。开关部形成在半导体基体的第一主面上。异质结二极管形成在半导体基体的第二主表面。半导体基体的第一主表面与第二主表面相对。异质结二极管的异质半导体区域（2）被第二导电型离子重掺杂。

4. 发明授权

KR101530582B1 반도체 소자 및 이의 제조 방법 有权
标题翻译：一种半导体器件及其制造方法
公开(公告)号：KR101530582B1
公开(公告)日：2015-06-26
申请号：KR1020080122789
申请日：2008-12-04
申请人： 주식회사 디비하이텍
发明人： 고철주
IPC分类号： H01L29/78
CPC分类号： H01L29/7816 , H01L29/0619 , H01L29/0878 , H01L29/42368 , H01L29/66681 , H01L29/7817 , H01L29/7818
摘要： 실시예에따른반도체소자는제 1 도전형을갖는기판; 상기기판의상측에서형성되며, 제 2 도전형의매몰층; 및드레인을포함하고, 상기기판에형성되는 LDMOS 소자로서, 상기드레인의일측에형성되는제 1 가드링과, 상기제 1 가드링의일측에형성되는제 2 가드링과, 상기제 2 가드링의일측에형성되는제 3 가드링을포함하는 LDMOS 소자;를포함한다.

5. 发明授权

KR101498371B1 반도체 장치 有权
标题翻译：半导体器件
公开(公告)号：KR101498371B1
公开(公告)日：2015-03-03
申请号：KR1020130077224
申请日：2013-07-02
申请人： 가부시키가이샤 히타치세이사쿠쇼
发明人： 미요시도모유끼 , 오시마다까유끼 , 야나기다요헤이 , 기무라히로끼 , 미야꼬시겐지
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/7818 , H01L29/0692 , H01L29/0696 , H01L29/0847 , H01L29/1045 , H01L29/1095 , H01L29/42368 , H01L29/7816 , H01L29/7819 , H01L29/7835
摘要： 본 발명의 과제는, LDMOSFET의 전류 성능에 부작용을 미치는 경우가 적고, LDMOS 기생 다이오드의 애노드층으로부터의 캐리어 주입량을 억제하고, 기생 다이오드의 역방향 회복 내량을 향상시키는 것에 있다. 개시된 LDMOSFET은, 반도체 영역의 표면층에, 선택적으로 필드 산화막이 형성되고, 필드 산화막이 존재하지 않는 위치에 있어서, 제1 도전형의 급전 영역으로 형성되는 제1 반도체 영역과, 반대의 도전형인 제2 도전형의 웰 영역 및 그 상층에 형성된 제1 도전형 및 제2 도전형의 급전 영역으로 형성되는 제2 반도체 영역을 구비한 반도체 기판과, 게이트 산화막을 개재하여 상기 웰 영역에 대향하도록 배치된 게이트 전극을 갖고, 상기 급전 영역은, 길이 방향 단부에 있어서, 필드 산화막에 대해, 거리를 두고 급전 영역이 형성되어 있고, 바람직하게는, 상기 급전 영역은, 길이 방향으로, 소정의 간격을 두고, 단속적으로 형성되고, 본 급전 영역이, 제1 반도체 영역에 적용되는 것을 특징으로 한다.
摘要翻译：本发明的一个目的是减少来自LDMOS寄生二极管阳极层的注入载流子的数量并提高寄生二极管的反向恢复能力，这对LDMOSFET的电流性能几乎没有不利影响。在公开的LDMOSFET中，在半导体区域的表面层上选择性地形成场氧化物膜，并且由第一导电型电源区域和第二导电型的第二半导体区域形成第一半导体区域经由栅氧化膜与具有第一导电类型，并且形成在形成于所述阱区域和导电类型的上层的导电类型的所述进料区域中的第二半导体区域的半导体衬底的栅极结构中，对置所述阱区具有电极，所述进料区，在纵向端部，在球场上的氧化膜，在距离和电源区域中形成时，优选的是，进料区是，在纵向方向上，以预定的间隔，间歇地并且电流馈送区域被施加到第一半导体区域。

6. 发明公开

KR1020100064262A 반도체 소자 및 이의 제조 방법 有权
标题翻译：一种半导体器件及其制造方法
公开(公告)号：KR1020100064262A
公开(公告)日：2010-06-14
申请号：KR1020080122789
申请日：2008-12-04
申请人： 주식회사 디비하이텍
发明人： 고철주
IPC分类号： H01L29/78
CPC分类号： H01L29/7816 , H01L29/0619 , H01L29/0878 , H01L29/42368 , H01L29/66681 , H01L29/7817 , H01L29/7818
摘要： 실시예에따른반도체소자는제 1 도전형을갖는기판; 상기기판의상측에서형성되며, 제 2 도전형의매몰층; 및드레인을포함하고, 상기기판에형성되는 LDMOS 소자로서, 상기드레인의일측에형성되는제 1 가드링과, 상기제 1 가드링의일측에형성되는제 2 가드링과, 상기제 2 가드링의일측에형성되는제 3 가드링을포함하는 LDMOS 소자;를포함한다.
摘要翻译：目的：提供半导体器件及其制造方法，以通过由PWELL形成保护环来减少泄漏电流。构成：衬底具有第一导电类型。在基板的上侧形成第二导电型掩埋层。 LDMOS（横向双扩散MOSFET）器件包括漏极并形成在衬底上。 LDMOS装置包括第一保护环（330），第二保护环（340）和第三保护环（350）。第一保护环形成在排水管的一侧。第二保护环形成在第一保护环的一侧。第三保护环形成在第二保护环的一侧。

7. 发明公开

KR1020150014808A 산화물 반도체를 이용한 박막 트랜지스터 기판을 포함하는 유기발광 다이오드 표시장치 및 그 제조 방법 审中-实审
标题翻译：具有使用氧化物半导体的薄膜晶体管基板的有机发光二极管显示器及其制造方法
公开(公告)号：KR1020150014808A
公开(公告)日：2015-02-09
申请号：KR1020130090499
申请日：2013-07-30
申请人： 엘지디스플레이 주식회사
发明人： 홍성진 , 안병철 , 고영주 , 남우진 , 타니료스케
IPC分类号： H01L51/52 , H01L29/786
CPC分类号： H01L29/66969 , H01L21/44 , H01L21/47635 , H01L27/1225 , H01L27/3262 , H01L27/3272 , H01L29/41733 , H01L29/42356 , H01L29/7818 , H01L29/7869 , H01L2227/323 , H01L29/78618
摘要： 본 발명은 산화물 반도체를 이용한 박막 트랜지스터 기판을 포함하는 유기발광 다이오드 표시장치 및 그 제조 방법에 관한 것이다. 본 발명에 의한 산화물 반도체를 이용한 박막 트랜지스터 기판을 포함하는 유기발광 다이오드 표시장치는, 기판 위에 형성된 게이트 전극; 상기 게이트 전극을 덮는 게이트 절연막; 상기 게이트 절연막 위에서 상기 게이트 전극을 덮도록 형성되고, 중앙부 채널 영역과, 상기 채널 영역에서 외측으로 연장되고 도체화된 소스 영역 및 드레인 영역을 포함하는 반도체 층; 상기 채널 영역을 덮으며, 상기 소스 영역 및 상기 드레인 영역을 노출하는 에치 스토퍼; 상기 노출된 소스 영역의 일부와 접촉하는 소스 전극; 그리고 상기 노출된 드레인 영역의 일부와 접촉하는 드레인 전극을 포함한다.
摘要翻译：本发明涉及一种包括使用氧化物半导体衬底的薄膜晶体管及其制造方法的有机发光二极管显示装置。有机发光二极管显示装置包括：形成在基板上的栅电极; 覆盖栅电极的栅极绝缘膜; 半导体层，其形成在所述栅极绝缘膜上以覆盖所述栅电极并且包括中心沟道区域，从所述沟道区域向外延伸的源极区域和漏极区域; 塞子，其在暴露出源极区域和漏极区域的同时覆盖沟道区域; 部分地与暴露的源区域接触的源电极; 以及与漏极区域的露出部分接触的漏电极。

8. 发明公开

KR1020140113772A 부트스트랩 전계효과 트랜지스터 및 그 제조 방법 有权
标题翻译： BOOTSTRAP FET及其制造方法
公开(公告)号：KR1020140113772A
公开(公告)日：2014-09-25
申请号：KR1020130026654
申请日：2013-03-13
申请人： 주식회사 디비하이텍
发明人： 문남칠
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/66681 , H01L27/0629 , H01L29/063 , H01L29/0649 , H01L29/0878 , H01L29/0886 , H01L29/1045 , H01L29/1083 , H01L29/1095 , H01L29/402 , H01L29/4236 , H01L29/66136 , H01L29/7818 , H01L29/8611 , H01L29/0856 , H01L29/086 , H01L29/0869 , H01L29/7817
摘要： An LDMOS semiconductor device according to the present invention includes a drain region of a bootstrap FET to which a driving voltage is applied, a source region of the bootstrap FET, a drift region which is formed between the drain region and the source region, and a gate which is formed on the upper part of the drift region and on one side of the source region.
摘要翻译：根据本发明的LDMOS半导体器件包括施加驱动电压的自举FET的漏极区域，自举FET的源极区域，形成在漏极区域和源极区域之间的漂移区域，以及栅极，其形成在漂移区域的上部并且在源极区域的一侧上。

9. 发明公开

KR1020140004589A 반도체 장치 有权
标题翻译：半导体器件
公开(公告)号：KR1020140004589A
公开(公告)日：2014-01-13
申请号：KR1020130077224
申请日：2013-07-02
申请人： 가부시키가이샤 히타치세이사쿠쇼
发明人： 미요시도모유끼 , 오시마다까유끼 , 야나기다요헤이 , 기무라히로끼 , 미야꼬시겐지
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/7818 , H01L29/0692 , H01L29/0696 , H01L29/0847 , H01L29/1045 , H01L29/1095 , H01L29/42368 , H01L29/7816 , H01L29/7819 , H01L29/7835
摘要： The objective of the present invention is to reduce the circumstances that bring about adverse effects on a current performance of an LDMOSFET, suppress the amount of carrier implantation from an anode layer of an LDMOS parasitic diode, and improve reverse recovery withstand of the parasitic diode. The disclosed LDMOSFET includes: a semiconductor substrate having a first semiconductor region formed of a feeding region of a first conduction type at a position where a field oxide film is not present on a surface layer of a semiconductor region in which the field oxide film is selectively formed, and a second semiconductor region formed of a well region of a second conduction type which is an opposite conduction type, and feeding regions of the first and second conduction types formed on an upper layer of the well region; and a gate electrode that faces the well region through a gate oxide film. The feeding region is formed at a distance from the field oxide film at an end portion of a longitudinal direction, and desirably, the feeding region is intermittently formed at given intervals in the longitudinal direction, and the feeding region is applied to the first semiconductor region. [Reference numerals] (24) P-type drift layer; (25,28) P-type feeding layer; (26) N-type well layer; (27) N-type feeding layer; (29) Gate electrode; (30) Element separation region
摘要翻译：本发明的目的是减少对LDMOSFET的当前性能造成不利影响的情况，抑制从LDMOS寄生二极管的阳极层的载流子注入量，并提高寄生二极管的反向恢复耐受性。所公开的LDMOSFET包括：具有第一半导体区域的半导体衬底，该第一半导体区域由半导体区域的表面层上不存在场氧化物膜的位置处的第一导电类型的馈电区形成，其中场氧化膜被选择性地形成的第二半导体区域和由相反导电型的第二导电类型的阱区域形成的第二半导体区域以及形成在该阱区的上层上的第一和第二导电类型的馈电区域; 以及通过栅极氧化膜面对阱区的栅电极。在长度方向的端部形成与场氧化膜一定距离的供电区域，优选在长度方向以规定的间隔间歇地形成供电区域，并且将供电区域施加到第一半导体区域。（附图标记）（24）P型漂移层; （25,28）P型供料层; （26）N型阱层; （27）N型供料层; （29）栅电极; （30）元件分离区域

10. 发明公开

KR1020100043469A 상변화 메모리 소자의 다이오드 형성방법 失效
标题翻译：在相位变化随机访问存储器件中形成二极管的方法
公开(公告)号：KR1020100043469A
公开(公告)日：2010-04-29
申请号：KR1020080102517
申请日：2008-10-20
申请人： 에스케이하이닉스 주식회사
发明人： 황선환 , 박기선 , 이기홍
IPC分类号： H01L29/861 , H01L29/78 , H01L27/115
CPC分类号： H01L21/26513 , H01L27/2409 , H01L45/06 , H01L21/28273 , H01L29/7818 , H01L45/1233 , H01L45/1683
摘要： PURPOSE: A method for forming a diode in a phase change random access memory device is provided to improve the contact resistance property of a diode by forming a p-type dopant region with a gas cluster ion beam in order to improve the activation ratio of a dapant. CONSTITUTION: A dopant region(100b) is formed on a semiconductor substrate. An insulation layer with a contact hole(119) is formed. The contact hole exposes the dopant region which is formed on the semiconductor substrate. Poly-silicon or monocrystalline silicon fills the contact hole. A p-type dopant source gas is doped in a silicon layer with a gas cluster ion beam method.
摘要翻译：目的：提供一种用于在相变随机存取存储器件中形成二极管的方法，以通过用气体簇离子束形成p型掺杂剂区域来提高二极管的接触电阻性能，以提高二极管的激活比 dapant。构成：在半导体衬底上形成掺杂区（100b）。形成具有接触孔（119）的绝缘层。接触孔暴露形成在半导体衬底上的掺杂区域。多晶硅或单晶硅填充接触孔。 p型掺杂剂源气体用气体簇离子束法掺杂在硅层中。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式