专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020120101078A 갈륨 나이트라이드 결정, 호모에피택셜 갈륨 나이트라이드계 디바이스 및 이들의 제조 방법 有权
标题翻译：氮化钇晶体，基于氮化镓的器件及其制造方法
公开(公告)号：KR1020120101078A
公开(公告)日：2012-09-12
申请号：KR1020127015773
申请日：2003-12-22
申请人： 제너럴 일렉트릭 캄파니
发明人： 데블린마크필립 , 박동실 , 르뵈우프스티븐프란시스 , 로우랜드래리버톤 , 나랑크리스티진 , 홍후이콩 , 산드빅피터미카
IPC分类号： H01L21/02 , C30B29/40 , H01L29/812 , H01L29/778
CPC分类号： H01L33/32 , C30B7/105 , C30B29/406 , H01L21/02389 , H01L21/02458 , H01L21/0254 , H01L21/02576 , H01L21/02579 , H01L21/02581 , H01L21/0262 , H01L21/02628 , H01L29/2003 , H01L29/6631 , H01L29/66318 , H01L29/66462 , H01L29/732 , H01L29/7371 , H01L29/7787
摘要： A device which includes at least one epitaxial semiconductor layer disposed on a single crystal substrate comprised of gallium nitride having a dislocation density less than about 10 per cm , substantially no tilt boundaries, and an oxygen impurity level of less than 10 cm . The electronic device may be in the form of lighting applications such as light emitting diode (LED) and laser diode (LD) applications and devices such as GaN based transistors, rectifiers, thyristors, and cascode switches, and the like. Also provided is a method of forming a single crystal substrate comprised of gallium nitride having a dislocation density less than about 10 per cm , substantially no tilt boundaries, and an oxygen impurity level of less than 10 cm , and homoepitaxially forming at least one semiconductor layer on the substrate and an. electronic device.

2. 发明授权

KR101284932B1 갈륨 나이트라이드 결정, 호모에피택셜 갈륨 나이트라이드계 디바이스 및 이들의 제조 방법 有权
标题翻译：氮化钇晶体，基于氮化镓的器件及其制造方法
公开(公告)号：KR101284932B1
公开(公告)日：2013-07-10
申请号：KR1020127015773
申请日：2003-12-22
申请人： 제너럴 일렉트릭 캄파니
发明人： 데블린마크필립 , 박동실 , 르뵈우프스티븐프란시스 , 로우랜드래리버톤 , 나랑크리스티진 , 홍후이콩 , 산드빅피터미카
IPC分类号： H01L21/02 , C30B29/40 , H01L29/812 , H01L29/778
CPC分类号： H01L33/32 , C30B7/105 , C30B29/406 , H01L21/02389 , H01L21/02458 , H01L21/0254 , H01L21/02576 , H01L21/02579 , H01L21/02581 , H01L21/0262 , H01L21/02628 , H01L29/2003 , H01L29/6631 , H01L29/66318 , H01L29/66462 , H01L29/732 , H01L29/7371 , H01L29/7787
摘要： 본 발명은 디스로케이션 밀도가 약 10
4 cm
-2 미만이고 산소 불순물 수준이 10
19 cm
-3 미만인 갈륨 나이트라이드로 이루어진 단결정 기판 상에 배치된 하나 이상의 에피택셜 반도체 층을 포함하는 전자 디바이스에 관한 것이다. 이 전자 디바이스는 발광 다이오드(LED) 및 레이저 다이오드(LD) 제품과 같은 발광 제품 및 GaN계 트랜지스터, 정류기, 사이리스터 및 캐스코드 스위치 등과 같은 디바이스의 형태일 수 있다. 또한, 본 발명은 디스로케이션 밀도가 약 10
4 cm
-2 미만이고 틸트 경계가 실질적으로 없으며 산소 불순물 수준이 10
19 cm
-3 미만인 갈륨 나이트라이드로 이루어진 단결정 기판을 형성하고, 상기 기판 상의 하나 이상의 반도체 층 및 전자 디바이스를 호모에피택셜하게 형성하는 방법에 관한 것이다.

3. 发明公开

KR1020120032531A 이온주입 없이 ＶＪＦＥＴ와 ＢＪＴ를 제조하는 방법 및 그 장치 无效
标题翻译：制造垂直连接场效应晶体管的方法和没有离子植入的双极晶体管和其制造的器件
公开(公告)号：KR1020120032531A
公开(公告)日：2012-04-05
申请号：KR1020127001266
申请日：2010-06-18
申请人： 파워 인티그레이션즈, 인크.
发明人： 쳉린
IPC分类号： H01L21/335 , H01L21/328 , H01L29/73
CPC分类号： H01L29/8083 , H01L29/1004 , H01L29/1066 , H01L29/1608 , H01L29/2003 , H01L29/66068 , H01L29/6631 , H01L29/66924 , H01L29/732
摘要： 본 발명은 VJFET나 BJT와 같은 반도체소자와 그 제조방법에 관한 것이다. 이 방법은 이온주입이 불필요하다. VJFET는 에피택셜 재성장 N형 채널층, 에피택셜 재성장 P형 게이트층, 및 에피택셜 성장 매립 게이트층을 갖는다. 이 방법으로 제조된 반도체소자들도 제공된다.

4. 发明公开

KR1020050057398A 반도체 디바이스 제조 방법 및 반도체 디바이스 无效
标题翻译：制造半导体器件的方法和通过方法获得的半导体器件
公开(公告)号：KR1020050057398A
公开(公告)日：2005-06-16
申请号：KR1020057004582
申请日：2003-08-21
申请人： 코닌클리케 필립스 엔.브이.
发明人： 데커로날드 , 반더푸텐잔비피에이치 , 하벤스라몬제이
IPC分类号： H01L21/335 , H01L27/00
CPC分类号： H01L29/66712 , H01L21/78 , H01L29/6631 , H01L29/781
摘要： The invention relates to a method of manufacturing a semiconductor device (10) in which, in a semiconductor body (1) with a temporary substrate (2), at least one semiconductor element (3) is formed which, on a side of the semiconductor body (1) opposite to the substrate (2), is provided with at least one connection region (4), and, on the said side, a dielectric (5) is formed and patterned to leave free the connection region (4), after which a metal layer (6) is deposited over the dielectric (5) so as to be in contact with the connection region (4), which metal layer (6) serves as an electric connection conductor of the connection region (4), after which the temporary substrate (2) is removed and the metal layer (6) also serves as a substrate of the device (10). According to the invention, before the metal layer (6) is deposited, there is formed, around the patterned part of the dielectric (5) and around the semiconductor element (3), an annular region (7) of a resin having a larger thickness than the dielectric (5), and the metal layer (6) is deposited within the rectangular annular region (7). In this way, an individual device (10) can readily be formed after the metal layer (6) has been deposited, preferably by pushing the device (10) out of the region (7). Preferably, a (different) photoresist is chosen for the dielectric (5) and the region (7). The invention also comprises a semiconductor device (10) obtained in this way.
摘要翻译：本发明涉及一种制造半导体器件（10）的方法，其中在具有临时衬底（2）的半导体本体（1）中，形成至少一个半导体元件（3），其在半导体本体（1）与基板（2）相对设置有至少一个连接区域（4），并且在所述侧面上形成有电介质（5）并图案化以使连接区域（4）免费，之后将金属层（6）沉积在电介质（5）上以与连接区域（4）接触，该金属层（6）用作连接区域（4）的电连接导体，之后移除临时衬底（2），金属层（6）也用作器件（10）的衬底。根据本发明，在金属层（6）沉积之前，在电介质（5）的图案化部分周围形成围绕半导体元件（3）的环形区域（7），具有较大的厚度比电介质（5）厚，并且金属层（6）沉积在矩形环形区域（7）内。以这种方式，优选地，通过将装置（10）推出区域（7）之后，可以在沉积金属层（6）之后容易地形成单个装置（10）。优选地，为电介质（5）和区域（7）选择（不同的）光致抗蚀剂。本发明还包括以这种方式获得的半导体器件（10）。

5. 发明授权

KR101293352B1 갈륨 나이트라이드 결정, 호모에피택셜 갈륨나이트라이드계 디바이스 및 이들의 제조 방법 有权
公开(公告)号：KR101293352B1
公开(公告)日：2013-08-05
申请号：KR1020057012173
申请日：2003-12-22
申请人： 제너럴 일렉트릭 캄파니
发明人： 데블린마크필립 , 박동실 , 르뵈우프스티븐프란시스 , 로우랜드래리버톤 , 나랑크리스티진 , 홍후이콩 , 산드빅피터미카
IPC分类号： C30B23/02 , C30B29/40
CPC分类号： H01L33/32 , C30B7/105 , C30B29/406 , H01L21/02389 , H01L21/02458 , H01L21/0254 , H01L21/02576 , H01L21/02579 , H01L21/02581 , H01L21/0262 , H01L21/02628 , H01L29/2003 , H01L29/6631 , H01L29/66318 , H01L29/66462 , H01L29/732 , H01L29/7371 , H01L29/7787
摘要： 본 발명은 디스로케이션 밀도가 약 10
4 cm
-2 미만이고 산소 불순물 수준이 10
19 cm
-3 미만인 갈륨 나이트라이드로 이루어진 단결정 기판 상에 배치된 하나 이상의 에피택셜 반도체 층을 포함하는 전자 디바이스에 관한 것이다. 이 전자 디바이스는 발광 다이오드(LED) 및 레이저 다이오드(LD) 제품과 같은 발광 제품 및 GaN계 트랜지스터, 정류기, 사이리스터 및 캐스코드 스위치 등과 같은 디바이스의 형태일 수 있다. 또한, 본 발명은 디스로케이션 밀도가 약 10
4 cm
-2 미만이고 틸트 경계가 실질적으로 없으며 산소 불순물 수준이 10
19 cm
-3 미만인 갈륨 나이트라이드로 이루어진 단결정 기판을 형성하고, 상기 기판 상의 하나 이상의 반도체 층 및 전자 디바이스를 호모에피택셜하게 형성하는 방법에 관한 것이다.

6. 发明授权

KR100884040B1 나노전자 소자 및 회로 有权
标题翻译：纳米电子设备和电路
公开(公告)号：KR100884040B1
公开(公告)日：2009-02-19
申请号：KR1020037013565
申请日：2002-04-18
申请人： 05844169 리미티드
发明人： 송아이민 , 옴링페르
IPC分类号： H01L29/861 , B82Y40/00
CPC分类号： B82Y10/00 , H01L29/66075 , H01L29/66204 , H01L29/6631 , H01L29/66469 , H01L29/7393 , H01L29/772 , H01L29/775 , H01L29/861
摘要： 우수하고 미리설정가능한 특성을 가지며 나노미터 치수의 다이오드소자는 적어도 100㎚의 길이와 100㎚ 이하의 폭을 갖는 세장채널(20)로 형성된, 라인들 사이에 전하 캐리어 흐름통로를 형성하기 위해서 도전기판내에 에칭된 절연라인(8, 16, 18)을 포함하여 이루어진다. 다이오드소자의 전류-전압특성은 종래의 다이오드와 유사하나, 임계 전압(0V에서 수 볼트까지) 및 전류 레벨(㎁에서 ㎂까지) 둘 모두는 단순히 소자의 지오메트리를 변경함으로써, 10배의 크기까지로 조정될 수 있다. 표준 실리콘 웨이퍼는 기판으로서 사용될 수 있다. OR, AND, NOT와 같은 로직 게이트의 모든 집합체는 기판내의 단순한 에칭 홈에 의하여만 구성될 수 있다.

7. 发明公开

KR1020050087871A 갈륨 나이트라이드 결정, 호모에피택셜 갈륨나이트라이드계 디바이스 및 이들의 제조 방법 有权
标题翻译：氮化钇晶体，基于氮化镓的器件及其生产方法
公开(公告)号：KR1020050087871A
公开(公告)日：2005-08-31
申请号：KR1020057012173
申请日：2003-12-22
申请人： 제너럴 일렉트릭 캄파니
发明人： 데블린마크필립 , 박동실 , 르뵈우프스티븐프란시스 , 로우랜드래리버톤 , 나랑크리스티진 , 홍후이콩 , 산드빅피터미카
IPC分类号： C30B23/02 , C30B29/40
CPC分类号： H01L33/32 , C30B7/105 , C30B29/406 , H01L21/02389 , H01L21/02458 , H01L21/0254 , H01L21/02576 , H01L21/02579 , H01L21/02581 , H01L21/0262 , H01L21/02628 , H01L29/2003 , H01L29/6631 , H01L29/66318 , H01L29/66462 , H01L29/732 , H01L29/7371 , H01L29/7787
摘要： A device which includes at least one epitaxial semiconductor layer disposed on a single crystal substrate comprised of gallium nitride having a dislocation density less than about 104 per cm2, substantially no tilt boundaries, and an oxygen impurity level of less than 1019 cm-3. The electronic device may be in the form of lighting applications such as light emitting diode (LED) and laser diode (LD) applications and devices such as GaN based transistors, rectifiers, thyristors, and cascode switches, and the like. Also provided is a method of forming a single crystal substrate comprised of gallium nitride having a dislocation density less than about 104 per cm2, substantially no tilt boundaries, and an oxygen impurity level of less than 1019 cm-3, and homoepitaxially forming at least one semiconductor layer on the substrate and an. electronic device.
摘要翻译：一种器件，其包括设置在单晶衬底上的至少一个外延半导体层，所述外延半导体层由位错密度小于每平方厘米约104的氮化镓构成，基本上不存在倾斜边界，并且氧杂质水平小于1019cm-3。电子设备可以是照明应用的形式，例如发光二极管（LED）和激光二极管（LD）应用以及诸如GaN基晶体管，整流器，晶闸管和共源共栅开关等器件等。还提供了一种形成单晶衬底的方法，该单晶衬底由位错密度小于每平方厘米约104个，基本上没有倾斜边界和小于1019厘米3的氧杂质水平的氮化镓组成，同时外延形成至少一个衬底上的半导体层和电子设备。

8. 发明公开

KR1020140027938A 반도체 기판, 전계 효과 트랜지스터, 반도체 기판의 제조 방법, 및 전계 효과 트랜지스터의 제조 방법 无效
标题翻译：半导体基板及其制造方法及场效应晶体管及其制造方法
公开(公告)号：KR1020140027938A
公开(公告)日：2014-03-07
申请号：KR1020137024098
申请日：2012-03-02
申请人： 스미또모 가가꾸 가부시키가이샤 , 고쿠리츠다이가쿠호우진 도쿄다이가쿠 , 내셔날 인스티튜트 오브 어드밴스드 인더스트리얼 사이언스 앤드 테크놀로지
发明人： 아오키다케시 , 야마다히사시 , 후쿠하라노보루 , 하타마사히코 , 요코야마마사후미 , 김상현 , 다케나카미츠루 , 다카기신이치 , 야스다데츠지
IPC分类号： H01L29/778 , H01L21/335 , H01L21/20
CPC分类号： H01L29/78681 , H01L21/2007 , H01L21/76254 , H01L21/76256 , H01L29/2003 , H01L29/517 , H01L29/6631 , H01L29/66462 , H01L29/66742 , H01L29/778 , H01L29/7783 , H01L29/7786 , H01L29/78
摘要： 본 발명은, DWB법에 있어서의 접합 시에, 반도체층이 받는 손상을 작게 하고, 받은 손상의 영향 및 계면 준위의 영향을 낮게 억제하고, 높은 캐리어 이동도를 갖는 트랜지스터를 제공하는 것을 목적으로 한다. 본 발명은, 베이스 기판(102)과 제1 절연체층(104)과 반도체층(106)을 갖고, 제1 절연체층(102)이, 비정질형 금속 산화물 또는 비정질형 금속 질화물로 이루어지며, 반도체층(106)이, 제1 결정층(108) 및 제2 결정층(110)을 포함하고, 제1 결정층(108)의 전자 친화력 E
a1 이, 제2 결정층(110)의 전자 친화력 E
a2 보다 큰 반도체 기판을 제공한다.

9. 发明公开

KR1020060009457A 질화물계 반도체 쌍극성 접합 트랜지스터 및 그 제조 방법 失效
标题翻译：基于GAN的异型双极管TTRANSISTOR及其制造方法
公开(公告)号：KR1020060009457A
公开(公告)日：2006-02-01
申请号：KR1020040057443
申请日：2004-07-23
申请人： 김성진
发明人： 김성진
IPC分类号： H01L29/73
CPC分类号： H01L29/732 , H01L29/6631
摘要： 비아홀을 가진 사파이어 기초기판, 상기 비아홀을 통하여 전기적으로 연결된 금속막, 상기 사파이어 기초기판 반대면에 형성된 복수층의 질화물계 반도체층, 상기 반도체층위에 형성된 베이스 전극, 에미터 전극 및 컬렉터 전극을 포함하는 쌍극성 접합 트랜지스터 (Hetero Bipolar Transistor)를 마련한다.
질화물계 반도체, 쌍극성 접합 트랜지스터, 사파이어, 비아홀, 집적회로

10. 发明公开

KR1020040012755A 나노전자 소자 및 회로 有权
标题翻译：纳米电子器件和电路
公开(公告)号：KR1020040012755A
公开(公告)日：2004-02-11
申请号：KR1020037013565
申请日：2002-04-18
申请人： 05844169 리미티드
发明人： 송아이민 , 옴링페르
IPC分类号： H01L29/861 , B82Y40/00
CPC分类号： B82Y10/00 , H01L29/66075 , H01L29/66204 , H01L29/6631 , H01L29/66469 , H01L29/7393 , H01L29/772 , H01L29/775 , H01L29/861
摘要： 우수하고 미리설정가능한 특성을 가지며 나노미터 치수의 다이오드소자는 적어도 100㎚의 길이와 100㎚ 이하의 폭을 갖는 세장채널(20)로 형성된, 라인들 사이에 전하 캐리어 흐름통로를 형성하기 위해서 도전기판내에 에칭된 절연라인(8, 16, 18)을 포함하여 이루어진다. 다이오드소자의 전류-전압특성은 종래의 다이오드와 유사하나, 스레시홀드 전압(0V에서 수 볼트까지) 및 전류 레벨(㎁에서 ㎂까지) 둘 모두는 단순히 소자의 지오메트리를 변경함으로써, 10배의 크기까지로 조정될 수 있다. 표준 실리콘 웨이퍼는 기판으로서 사용될 수 있다. OR, AND, NOT와 같은 로직 게이트의 모든 집합체는 기판내의 단순한 에칭 홈에 의하여만 구성될 수 있다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式